SysGen 已与 Model Composer 功能统一,增加了 HLS 块集和 Versal 支持。请访问 面向 Matlab / Simulink 的 Xilinx 附件 ,以获取统一产品。SysGen 将于 2021 年中停产,所有功能都将转移至全新的统一产品
System Generator for DSP™ 是业界领先的架构级*设计工具,可在 Xilinx 器件上定义、测试并实现高性能 DSP 算法。作为 MathWorks Simulink®的附加工具套件,System Generator for DSP 充分利用面向 FPGA 架构优化的预存 IP,可由用户参数化,以满足算法的质量及成本目标。与传统 RTL 开发时间相比,DSP 系统生成器的特性加上 Simulink® 提供的丰富仿真及验证环境的优势,只需一小部分时间就能创建生产质量级的 DSP 算法。
对于那些几乎没有 Xilinx FPGA 设计经验的算法工程师,Xilinx 现在提供一款全新的工具套件 Xilinx Model Composer,其可在 Simulink 中为设计实现更高层次的抽象并实现对 Xilinx 针对其它应用优化的软件库的访问、更快的仿真速度以及与 Vivado HLS 及 SDx 环境更紧密的集成。
支持综合器件:Kintex®-7、Virtex®-7、Zynq®-7000、Artix®-7、Kintex UltraScale™、Kintex UltraScale+、Virtex UltraScale、Virtex UltraScale+、Zynq UltraScale+ RFSoC
请参考 Vivado 版本说明,了解有关所支持的部件及电路板、兼容性 MATLAB 版本以及操作系统支持的特定版本信息
System Generator for DSP 是 Vivado® HL 系统版的组成部分。此外,您还可以按照这里的说明,选择性地购买用于 DSP 独立许可证的系统生成器,以便与 Vivado HL 设计版或 Vivado HL WebPACK 版联用。
观看以下视频,立即开启您的安装与设计。
选择以下设计流程,了解更多有关 Vivado 的信息。