Vivado 仿真器

Vivado® 仿真器是一款具有丰富功能的多语言仿真器,支持 Verilog、SystemVerilog 和 VHDL 语言。所有 Vivado HLx 版本都随附提供 Vivado 仿真器,不会产生额外的成本。 它没有设计尺寸、实例或线路限制,可使用单个 Vivado 许可证运行无限的混合语言仿真实例。

Vivado 仿真器支持 Windows® 和 Linux 操作系统,可提供强大的调试特性,充分满足 Xilinx 客户的验证需求。

支持的功能

Vivado 仿真器是硬件描述语言 (HDL) 事件驱动的仿真器,支持单一语言及混合语言设计的行为与时序仿真。

特性亮点:

  • SystemVerilog(包括约束随机化和功能覆盖)
  • Verilog 2001
  • VHDL 93 和 VHDL 2008
  • UVM 1.2
  • 适用于时序仿真的标准延迟格式 (SDF) 3.0
  • 针对电源分析的开关活动中间格式 (SAIF)
  • 支持值改变转储 (VCD)
波形调试

Vivado 仿真器具有强大的高级波形查看器,支持数字及模拟波形生成。Vivado 为仿真器、硬件调试及系统生成器环境使用相同的波形查看器接口,可针对所有用户提供功能强大的一致性接口。

该波形查看器的交叉探测特性允许用户便捷地穿过从波形到文本编辑器的逻辑,反之亦然,从而可实现无缝的调试流程。

特性亮点:

  • 模拟波形查看器
    • 可视化数字编码的模拟信号(DSP、AMS)
  • 抽象信号,便于调试
    • 虚拟总线
    • 信号分组
    • 信号分频器
  • 支持海量数据
    • 同时查看多个波形窗口
  • 事务查看支持 AXI 内存映射和 AXI 流接口
源代码调试

Vivado 仿真器具有强大的源代码调试环境,用户可实时跟踪并修复问题。此仿真器允许用户通过 GUI 和 Tcl 脚本来控制调试环境。

特性亮点:

  • GUI 中子程序调试,包含 Call-stack、 Stack-frames 和 Local Objects windows
  • 步进仿真,可实现对 RTL 的详细评估
  • 通过添加断点来调试源代码
  • 在文本编辑器中查看电流值
  • 原理图、RTL 源与波形的交互定位
    • 一键式仿真,可在 HDL 修改之后进行重新编译和重新启动
C 协同仿真

Vivado 仿真器可使用基于 SystemVerilog 的直接编程接口 (DPI) 和 Xilinx 专有接口(称为 XSI)来实现 C 与 HDL 的互动。  XSI 是优化的 C 接口,用于将 C 测试工作台连接至 HDL,因为它支持仿真内核的 Direct-C 接口。

特性亮点:

  • 将较慢的 RTL 模型更换为 C 模型,以提高仿真性能
  • 可直接与仿真内核连接
    • 系统生成器利用 XSI 进行协同仿真
  • 支持异构(VHDL、Verilog、C 以及 Python 等)仿真环境

主要文档