2. IP 核
  3. SLVS-EC RX IP Core

SLVS-EC RX IP Core

  • 产品编号: SLVS-EC RX IP Core
  • 供应商: FRAMOS
  • Partner Tier: Elite Certified
要求信息

产品描述

The SLVS-EC RX IP Core reduces overhead and complexity implementing a SLVS-EC based SONY imager. As an on-chip function block connecting the customer’s FPGA logic with the image sensor’s data stream, this IP Core receives the interface data, manages the byte-to-pixel conversion for various lane configurations and then prepares a highly-efficient processing workflow run on the FPGA. The FRAMOS software supports SLVS-EC v1.2 and v2.0 with 1, 2, 4, 8 lanes which are configurable by the user and delivers pixels formats of 8 to 16-bit of raw data. By de-risking the sensor implementation, this core significantly reduces the development efforts and accelerates time to market.

The IP Core is available for the following devices:

  • AMD Artix 7™
  • AMD Kintex 7™
  • AMD Zynq 7000™ SoC
  • AMD Kintex UltraScale™
  • AMD Kintex UltraScale+™
  • AMD Zynq UltraScale+™ MPSoC
  • AMD Zynq UltraScale+™ MPSoC EV (XCK26)

    A complete Evaluation Kit is available separately. Compatibility for additional devices available on request.

    主要特性与优势

    • Byte-to-pixel conversion for SLVS-EC
    • De-risk integration, reduce time to market
    • Reference implementation for evaluation and guidance
    • Flexible Lane Support in one IP Core
    • Support for common RAW bit-depths
    • Dynamic mode change support
    • AXI4 communication and control

    特色技术文档

    • 器件实现矩阵

    面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

    系列 器件 速度等级 工具版本 硬件验证？ 片 LUT BRAM DSP48 CMT GTx FMAX (Mhz)
    Zynq-UP-MPSoC Family XCZU9EG -2 Vivado 2020.2 Y 543 2514 0 0 0 0 300
    Kintex-UP Family XCKU5P -2 Vivado 2020.2 Y 561 2516 0 0 0 0 300
    KINTEX-7 Family XC7K325T -2 Vivado 2020.2 Y 930 2468 0 0 0 0 270
    ARTIX-7 Family XC7A200T -2 Vivado 2020.2 Y 985 2529 0 0 0 0 270
    Zynq-7000 Family XC7Z045 -2 Vivado 2020.2 Y 919 2470 0 0 0 0 300
    KINTEX-U Family XCKU040 -2 Vivado 2020.2 Y 559 2517 0 0 0 0 300

    IP 质量指标

    综合信息

    数据创建日期 Jun 26, 2023
    当前 IP 修订号 1.1.1
    当前修订日期已发布 Oct 19, 2018
    第一版发布日期 May 14, 2018

    Xilinx 客户的生产使用情况

    Xilinx 客户成功生产项目的数量 10
    可否提供参考？ Y

    交付内容

    可供购买的 IP 格式 Source Code, Netlist
    源代码格式 VHDL
    是否包含高级模型？ N
    提供集成测试台 Y
    集成测试台格式 VHDL
    是否提供代码覆盖率报告？ N
    是否提供功能覆盖率报告？ N
    是否提供 UCF？ XDC
    商业评估板是否可用？ N
    是否提供软件驱动程序？ N

    实现方案

    代码是否针对 Xilinx 进行优化？ N
    定制 FPGA 优化技术 None
    所支持的综合软件工具及版本 Vivado Synthesis / 2016.4
    是否执行静态时序分析？ Y
    AXI 接口 AXI4-Lite
    是否包含 IP-XACT 元数据？ Y

    验证

    是否有可用的文档验证计划？ No
    测试方法 None
    断言 N
    收集的覆盖指标 None
    是否执行时序验证？ N
    可用的时序验证报告 N
    所支持的仿真器 Mentor ModelSIM / PE 10.5c

    硬件验证

    在 FPGA 上进行验证 Y
    所使用的硬件验证平台 KCU116, KCU105, AC701, KC705, ZC706, ZCU102
    已通过的行业标准合规测试 N
    是否提供测试结果？ N