技术支持
特色专题
浏览知识库
选择专题子类别
- Chipscope Pro
- ISE - Build, Map and PAR
- ISE - CORE Generator
- ISE - Design Entry
- ISE - Design Planning
- ISE - Simulation
- ISE - Synthesis
- ISE - Timing and Constraints
- Implementation
- Install
- Licensing
- Simulator
- Speed Files
- Synthesis
- Third-Party Tools
- Timing Closure
- Vivado - Complex IP
- Vivado - Design Entry
- Vivado - Hierarchical Design Flow
- Vivado - Pin Planning
- Vivado - Power
- Vivado High-Level Synthesis (HLS)
- Vivado Integrated Design Environment
- XDC Constraints
选择专题子类别
- Analog Mixed Signal (AMS)
- BSDL Tools
- Bitgen
- Block RAM
- Boards and Kits
- CPLD
- Cables
- Clocking
- Configuration
- DSP Slice
- IO Architecture
- Logic Debug (ILA VIO)
- Mature Devices
- Packaging
- Power
- Serial IO Debug (IBERT)
- Serial Transceiver
- Signal Integrity
- Silicon
- Soft Error Mitigation
- Vivado Device Programmer
- iMPACT
选择专题子类别
选择专题子类别
选择专题子类别
选择专题子类别
快速链接
其它信息
- Xilinx 提供全套设计工具、IP 核、器件、开发板与套件。有些产品可直接在线购买或通过授权供应商购买。
Xilinx 技术支持为所有类型的询问提供帮助除了下列情况：
- 产品供货、定价、订单交付周期、产品最终使用寿命的相关信息。
- 此前两个主要版本的软件和参考设计。（比如，如果 2017.1 是当前发布的版本，那么就支持 2016.x和 2017.x/14.x ，但不支持13.x）
- 比最后两个主要版本更老的 PetaLinux 商业版本。（比如，如果 2017.3 是当前发布的版本，那么就支持 2017.和 2016.x/.x ，但不支持2015.x）
- 有关嵌入式软件例外的详细列表，请参阅嵌入式软件支持 Wiki 。
- 安装在不支持的操作系统上的软件和 IP。查看 Xilinx 答复 18419 。
- 某些第三方产品，包括验证和分析工具。查看Xilinx 答复 2452。
- 第三方演示和开发板。请联系第三方供应商以获取技术支持。
- 器件和 IP 的使用超出数据手册规定的使用范围，或不按用户指南上的一般用法说明使用。不支持对 Coregen 生成核的修改
- 如需设计或编码方面的协助，请联系您的/授权分销商或销售代表。
- 应用指南支持已超出本文提及的特定条件与情节下的试用阶段。
- 服务门户暂未向所有客户开放
- 大学生不能使用服务门户，但通过 Xilinx 大学计划授权的人员除外。详情请见Xilinx 大学计划。
与信息 “Access already approved” 相关的常见登录问题。如果您遇到此类问题，请查看 Xilinx 答复 66561 了解解决方案。
Xilinx 社区论坛： Xilinx 用户与产品专家的在线聚集地，该平台专门用于各大主题讨论。如果您不能在其它地方获得答复，敬请访问该社区！
- 文档导航 (DocNav): 可供下载的独立工具，帮助您组织相关 Xilinx 文档。导航最新技术文档的最佳方法，确保获得最新信息。下载
- 注册即可获得信息提醒: 提醒邮件：通知您和设计有关的文档变更您可根据器件、设计工具、IP、开发板和套件以及其他主题设置文档提醒。
- 报名参加培训：Xilinx 实际动手培训计划可为您提供立即着手设计所需的技术知识。
- 搜索 Xilinx.com：Xilinx 提供广泛系列的支持材料，如产品页、辅导材料、应用指南、参考设计以及在线培训视频等，可帮助您获得最大的设计成果。