UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19337

ChipScope Pro 分析器r - "信息:JTAG 器件链中发现 0 个内核单元"

描述

当我运行 ChipScope 分析器工具时,它没有发现内核单元,还出现了以下错误:

“信息:JTAG 器件链中发现 0 个内核单元”

为什么会出现这种情况?

解决方案


ChipScope 分析器工具不能找到内核单元有一系列原因。ChipScope 分析器软件轮询 JTAG 链以查找可告知器件中内核数量和类型的状态字。这可能受到 JTAG 噪声的影响,也可能受到设计中内核时序问题对内核的影响。这可能导致被读取的状态字受到损坏。以下给出一些要检查的问题:

解决方案1

内核没有正确实现,或根本不存在。要确认这个问题,请执行以下步骤:

1.打开 FPGA 编辑器(在布局布线后)编辑您的设计。

2. 转至“工具”和“ILA”。显示窗口会列出所有探测到的信号。如出现错误信息称“没有 ILA 内核”,则说明您的设计不包含 ChipScope 内核。您或许要返回设计并明确为什么内核没有实现(综合和转换报告能告诉您是否所有网表都已正确实现,包括 ChipScope ILA 内核和 ICON 内核)。


如果您能在 FPGA 编辑器中检测到内核并且您在使用 CORE Generator 流程,那么以下综合和实现选项会有所帮助:


XST

-keep_hierarchy No
-read_cores No


Translate/NGDBuild

删除-insert_keep_hierarchy选项。


MAP

-ignore_keep_hierarchy




解决方案2

用iMPACT而不是ChipScope 分析器对 FPGA 进行编程也能解决此问题。执行以下步骤:

1.运行 iMPACT 并对 FPGA 进行编程。

2. 退出 iMPACT。

3. 运行 ChipScope 分析器。



解决方案3

如果使用 ChipScope Pro 6.2i,那么XCFxxP/Platform Flash 在链中时会出现已知问题。敬请参见 (Xilinx 答复 19578).



解决方案4

JTAG 链包含 System Ace MPM 时出现已知问题。可能找不到内核单元。要解决这个问题,在 ChipScope 项目文件 (.cpj) 中放入以下行并在打开线缆之前进行读操作:

avoidUserRegDeviceX=1,2

用 V50E 器件的位置索引号代替“X”。链中第一个器件索引 0。V50E 器件的跳跃扫描信息消息会放在 ChipScope 日志中。

要使用更新版的“.cpj”文件,请遵循上述解决方案 2 的步骤。请确保在 ChipScope 分析器启动之后、并且在任何其它行为之前立即加载“.cpj”文件。



解决方案 5

ChipScope 分析器无法找到内核可能是因为配置选项没有正确设置。如果 BitGen 选项 LCK_cycle(或项目浏览器中的 Release DLL)没有设置为 “Nowait”,那么 ChipScope 分析器可能无法检测到内核,因为 GWE 版的 ChipScope内核必须进行初始化。将该选项设置为“Nowait”(默认选项)可解决此问题。



解决方案 6

如果电路板上有多个 FPGA 的 DONE 引脚绑定在一起,那么在 DONE 由未配置器件拉低而配置没有完全完成时就会出现错误情况。要解决这个问题,请确保电路板上所有 FPGA 都得到配置,或将目标器件设置为 DriveDONE选项。


解决方案 7

请检查 PERIOD 约束已被添加到用作 ILA 时钟的时钟。如果 ISE 软件项目的网中没有约束,那么 ChipScope 约束将无法正确应用,可能导致内核无法被识别。


解决方案 8

检查 JTAG 链查看有没有非 Xilinx 器件。关于链中任何非 Xilinx 器件都应在分析器 GUI中输入指令寄存器长度。如需查找,可检查器件的 BSDL 文件。输入类似以下:


attribute INSTRUCTION_LENGTH of <entity name> : entity is XX;

如您没有输入指令寄存器长度,那么分析器就无法正确设置 JTAG 偏移,也就无法识别器件或 ChipScope 内核。

** 如非 Xilinx 的器件使用可选的 TRST JTAG 引脚,那么 ChipScope Pro 分析器会要求引脚绑定为高电平。


解决方案 9

默认的 JTAG TCK 频率可能对链中的器件设置过高了。有时会设为 24 MHz。这可能超出链中器件 BSDL 文件定义的最大 TCK 速度,也可能恶化 JTAG 线路的信号完整性问题。这会导致内核无法被识别。当连接到线缆时,应检查线缆连接对话框的“速度”设置。3 MHz 是适用于大多数链的安全值。

要修改 TCK 默认设置,您应编辑 cs_analyzer.ini 文件。Windows 系统下它将位于以下位置:C:\Documents and Settings\<username>\.chipscope,而Linux 系统则为:$home\.chipscope。要将默认速率设为 3 MHz,请让输入项匹配于以下情况:

xilinx_platformusb.FREQUENCY=3000000

openTarget.0=xilinx_platformusb PORT\=USB21 FREQUENCY\=3000000
AR# 19337
日期 02/25/2013
状态 Active
Type 综合文章
的页面