You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
解决方案
产品
技术支持
解决方案
产品
技术支持
各行业的解决方案
汽车
返回
汽车
概述
ADAS
自动驾驶
电气化与联网
车载系统
广播与专业 A/V
返回
广播与专业 A/V
概述
AV over IP
相机
交换器与 KVM
编码器和解码器
专业音频系统
专业显示器和标牌
投影系统
路由器 & 交换机
服务器和存储器
发送器与调制器
视频会议
视频处理卡
消费电子
返回
消费电子
概述
多功能打印机
超高清晰度 TV
数据中心
返回
数据中心
概述
计算存储
数据库与数据分析
金融技术
高性能计算
网络加速
视频/图像处理
仿真与原型设计
返回
仿真与原型设计
概述
ASIC 仿真实现
基于 FPGA 的原型设计
工业
返回
工业
概述
3D 打印机与增材制造
人机接口
I/O 模块和智能传感器
IIoT 网关与边缘设备
采用工业物联网边缘节点实现工业控制
机器和计算机视觉
驱动/马达控制
机器人
智能电网
列车与铁路
视频监控
保健/医疗
返回
保健/医疗
概述
临床除颤器和自动体外除颤器
诊断与临床内镜处理
医疗保健 AI
CT、MRI 和 PET 医学成像
超声医学成像
多参数患者监护仪与心电图监测器
其他医疗设备
机器人辅助手术
安全性与合作伙伴解决方案
测试和测量
返回
测试和测量
概述
半导体自动测试设备
测试和测量仪器
有线测试器和无线测试器
有线 / 无线通信
返回
有线 / 无线通信
概述
网络安全性
电信加速
电信
无线
解决方案(按技术分)
AI 推断加速
返回
AI 推断加速
为什么选择 Xilinx AI
Xilinx AI 解决方案
Xilinx AI 助力启动设计
加速的应用
返回
加速应用
Xilinx 应用商店
参考应用
解决方案
产品
技术支持
产品类别
器件
返回
器件
探索芯片器件
ACAP
FPGA 和 3D IC
SoC、MPSoC、和 RFSoC
成本优化的产品组合
评估板与套件
返回
评估板与套件
探索开发板与套件
评估板
System-on-Modules (SOMs)
FPGA 夹层卡
开发板与套件附件
加速器
返回
加速器
数据中心加速器卡
计算存储
SmartNIC 加速器
电信加速器
标准 NIC
返回
以太网适配器
8000 系列以太网适配器
X2 系列以太网适配器
软件开发
返回
软件开发工具
Vitis™ 软件平台
Vitis™ AI 的强大功能
Vitis™ 加速库
旧版工具
软件开发资源
开发者网站 - developer.xilinx.com
Xilinx 加速器计划
Xilinx 社区门户
硬件开发
返回
硬件开发工具
Vivado® Design Suite
IP 核
系统生成器(System Generator)
Matlab & Simulink 附加功能
硬件开发资源
芯片评估板
设计中心
设计与调试博客
嵌入式开发
返回
嵌入式开发
嵌入式软件与生态系统
Xilinx Wiki 设计范例
Xilinx GitHub
Xilinx 社区门户
核心技术
返回
核心技术
探索所有内核技术
3D IC
配置解决方案
连接功能
设计安全性
DSP
Dynamic Function eXchange
以太网
功能性安全
高速串行
机器学习
存储器
MIPI 成像连接
PCI Express
电源效率
处理解决方案
RF 采样
信号完整性
系统监视器和 XADC
应用商城
产品探索
开发者网站 - developer.xilinx.com
质量与可靠性
解决方案
产品
技术支持
技术支持与服务
技术支持
返回
技术支持
技术支持主页
知识库
技术文档
社区论坛
服务门户
设计中心
Versal ACAP 设计流程文档
下载与许可
服务
返回
服务
培训
下载与许可
产品退货
大学计划
合作伙伴设计服务
求职
公司简介
返回
公司简介
Xilinx 公司介绍
管理团队
投资者关系
Xilinx Ventures
社区参与计划
企业责任
企业简报中心
求职
合作伙伴
返回
合作伙伴
Xilinx 合作伙伴计划简介
加速器合作伙伴计划
Alveo 加速器卡合作伙伴网络
设计服务合作伙伴
所有生态系统伙伴
联系我们
返回
联系我们
联系 Xilinx
联系销售
公司地点
授权分销商
新闻与媒体
新闻专区
新闻发布
研讨会
视频门户
Powered By Xilinx
Powered By Xilinx
社区
Xilinx 博客
活动
社区论坛
购物车
Sub Total
Shipping
Calculated at Checkout
Tax
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
账户
登录 | 注册
退出
搜索
全部
芯片器件
开发板与套件
IP
技术支持
技术文档
知识库
社区论坛
合作伙伴
视频
新闻稿
搜索
技术支持
AR# 2947: VIEWLOGIC: Converting pre-Unified library schematic designs to Unified libraries
AR# 2947
通过电子邮件提醒内容更新
|
Unsubscribe
VIEWLOGIC: Converting pre-Unified library schematic designs to Unified libraries
描述
解决方案
描述
General Description:
Designs need to be converted from pre-Unified libraries (before XACT 5.0) to
Unified libraries to take advantage of new parts, new features, and new
software.
解决方案
In the XACT 5.2.x/6.0.x release, each device family has a corresponding
"shadow" library that corresponds to the pre-Unified library components.
These libraries are identified by an "o" appended to the family name:
Example:
xc3000o
xc4000o
etc.
For the particular architecture you are targeting, add the corresponding "o"
library as well as the appropriate Unified Library to your viewdraw.ini file
(do not remove the existing pre-Unified library, as it is needed by altran),
then run altran to retarget to the xcX000o library.
For instance :
altran -l primary x4000=xc4000o
This will do what conversions it can. After running altran run the check
program:
check -l primary
This will spot any components that could not be converted using the xc4000o
libraries. These components will need to be replaced by hand.
Also note that since sizes and shapes of the macros in the two libraries, as
well as the actual positioning of the symbol pins on the symbols themselves
are different, many of the buses and nets in a converted design may no longer
be connected when the symbols from the pre-Unified Library are replaced with
symbols from the Unified Library.
Some manual adjustment of net connections will be required.
本答复记录是否对您有帮助?
匹配
不匹配
AR# 2947
日期
09/08/2011
状态
Archive
Type
综合文章
People Also Viewed
反馈
关闭