UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32830

MIG v3.1, Virtex-6 DDR2 – 即使使用了默认 bank,也要在 GUI 中选择 Master Bank

描述

当使用 MIG 为 Virtex-6 生成 x16 DDR2 2Gb 组件设计且数据宽度为 40 或 48 时,即便使用了默认 bank,工具也不会在 bank 选择屏幕中选择 Master Bank。

解决方案

MIG 通常会在使用默认 bank 配置时选择 Master Bank 位置。 

当进行 x16 DDR2 2Gb 组件设计且数据宽度为 40 或 48 时, 默认的 bank 选择内容不包含 Master Bank。 

请在 bank 选择屏幕的顶部选择 Master Bank。

如欲了解有关 Master Bank 选择的更多详情,敬请参见存储器接口解决方案用户指南(UG406) 中的 DDR2/DDR3 入门部分


此问题已在 MIG v3.2 中解决。

AR# 32830
日期 10/22/2014
状态 Active
Type 综合文章
器件
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • MIG
的页面