大多数下游产品公布无限完成包信用而不是有限完成包信用,所以该问题通常未被注意。即便有时候链路合作伙伴确实公布数据有限完成包信用,这个问题也是可以避免的。
使用以下方程式判断设计是否会遇到这种情况。如果方程式得出的结论为真,那么就会遇到这种情况,设计可能会出现发送受阻问题。
初始 CPLD 信用 < 初始 CPLH * 8 * 2X,这里的 X 随以下 MPS 值变化而变化:
MPS | X |
128 | 0 |
256 | 1 |
512 | 2 |
例如,如果链路合作伙伴公布初始 CPLH 信用为 22,初始 CPLD 信用为 128,就 128 的 MPS 而言:
128 < 22 * 8 * 1
128 < 176
在本例中,方程式得出的结论为真实,因此会出现限制。
用户应查看链路合作伙伴的数据手册,了解有关初始信用公布的信息。大多数链路合作伙伴公布无限完备数据信用。
此问题已在 ISE 12.1 设计工具中的v1.14版得到解决。用户必须明确是否他们正在连接完备数据信用有限的器件,明确是否因此要遵循 LogiCORE IP LogiCORE IP Endpoint Block Plus for PCI Express 用户指南(UG341)中“已知限制”一章针对该问题存档的指南请注意题为“链路合作伙伴数据有限完成包信用的初值”的问题(2010 年 4 月 19 日用户指南第 136 页)。文档指出:“用户可将下游读取限制为 1 或 2 DW,则只需一个完成包,就能解决这个限制问题。”如果链路合作伙伴无数据信用限制,就不存在限制
查阅 LogiCORE IP PCI Express 增强型端点模块用户指南 (UG341),敬请访问:
http://china.xilinx.com/support/documentation/ip_documentation/pcie_blk_plus_ug341.pdf
请注意:由于已知互操作性问题,Xilinx 强烈建议客户不要将 Virtex-5 PCIE BLOCK PLUS 模块连接于ROOT 或 Downstream Ports 有非无限完成包报头或数据信用的组件。客户通常可在连接组件数据手册中发现这种信息,也可垂询连接组件厂商
修订历史记录
07/05/2011 — 更新标题
09/07/2010 — 添加修改信息。
02/25/2010 - 初始版本
Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
---|---|---|---|
33580 | Design Advisory for the Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express Master Answer Record | N/A | N/A |
Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
---|---|---|---|
34711 | 11.4 EDK - plbv46_pcie_v4_03_a stalls after warm reset | N/A | N/A |
33580 | Design Advisory for the Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express Master Answer Record | N/A | N/A |