You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
解决方案
产品
技术支持
解决方案
产品
技术支持
各行业的解决方案
汽车
返回
汽车
概述
ADAS
自动驾驶
电气化与联网
车载系统
广播与专业 A/V
返回
广播与专业 A/V
概述
AV over IP
相机
交换器与 KVM
编码器和解码器
专业音频系统
专业显示器和标牌
投影系统
路由器 & 交换机
服务器和存储器
发送器与调制器
视频会议
视频处理卡
消费电子
返回
消费电子
概述
多功能打印机
超高清晰度 TV
数据中心
返回
数据中心
概述
计算存储
数据库与数据分析
金融技术
高性能计算
网络加速
视频/图像处理
仿真与原型设计
返回
仿真与原型设计
概述
ASIC 仿真实现
基于 FPGA 的原型设计
工业
返回
工业
概述
3D 打印机与增材制造
人机接口
I/O 模块和智能传感器
IIoT 网关与边缘设备
采用工业物联网边缘节点实现工业控制
机器和计算机视觉
驱动/马达控制
机器人
智能电网
列车与铁路
视频监控
保健/医疗
返回
保健/医疗
概述
临床除颤器和自动体外除颤器
诊断与临床内镜处理
医疗保健 AI
CT、MRI 和 PET 医学成像
超声医学成像
多参数患者监护仪与心电图监测器
其他医疗设备
机器人辅助手术
安全性与合作伙伴解决方案
测试和测量
返回
测试和测量
概述
半导体自动测试设备
测试和测量仪器
有线测试器和无线测试器
有线 / 无线通信
返回
有线 / 无线通信
概述
网络安全性
电信加速
电信
无线
解决方案(按技术分)
AI 推断加速
返回
AI 推断加速
为什么选择 Xilinx AI
Xilinx AI 解决方案
Xilinx AI 助力启动设计
加速的应用
返回
加速应用
Xilinx 应用商店
参考应用
解决方案
产品
技术支持
产品类别
器件
返回
器件
探索芯片器件
ACAP
FPGA 和 3D IC
SoC、MPSoC、和 RFSoC
成本优化的产品组合
评估板与套件
返回
评估板与套件
探索开发板与套件
评估板
System-on-Modules (SOMs)
FPGA 夹层卡
开发板与套件附件
加速器
返回
加速器
数据中心加速器卡
计算存储
SmartNIC 加速器
电信加速器
标准 NIC
返回
以太网适配器
8000 系列以太网适配器
X2 系列以太网适配器
软件开发
返回
软件开发工具
Vitis™ 软件平台
Vitis™ AI 的强大功能
Vitis™ 加速库
旧版工具
软件开发资源
开发者网站 - developer.xilinx.com
Xilinx 加速器计划
Xilinx 社区门户
硬件开发
返回
硬件开发工具
Vivado® Design Suite
IP 核
系统生成器(System Generator)
Matlab & Simulink 附加功能
硬件开发资源
芯片评估板
设计中心
设计与调试博客
嵌入式开发
返回
嵌入式开发
嵌入式软件与生态系统
Xilinx Wiki 设计范例
Xilinx GitHub
Xilinx 社区门户
核心技术
返回
核心技术
探索所有内核技术
3D IC
配置解决方案
连接功能
设计安全性
DSP
Dynamic Function eXchange
以太网
功能性安全
高速串行
机器学习
存储器
MIPI 成像连接
PCI Express
电源效率
处理解决方案
RF 采样
信号完整性
系统监视器和 XADC
应用商城
产品探索
开发者网站 - developer.xilinx.com
质量与可靠性
解决方案
产品
技术支持
技术支持与服务
技术支持
返回
技术支持
技术支持主页
知识库
技术文档
社区论坛
服务门户
设计中心
Versal ACAP 设计流程文档
下载与许可
服务
返回
服务
培训
下载与许可
产品退货
大学计划
合作伙伴设计服务
求职
公司简介
返回
公司简介
Xilinx 公司介绍
管理团队
投资者关系
Xilinx Ventures
社区参与计划
企业责任
企业简报中心
求职
合作伙伴
返回
合作伙伴
Xilinx 合作伙伴计划简介
加速器合作伙伴计划
Alveo 加速器卡合作伙伴网络
设计服务合作伙伴
所有生态系统伙伴
联系我们
返回
联系我们
联系 Xilinx
联系销售
公司地点
授权分销商
新闻与媒体
新闻专区
新闻发布
研讨会
视频门户
Powered By Xilinx
Powered By Xilinx
社区
Xilinx 博客
活动
社区论坛
购物车
Sub Total
Shipping
Calculated at Checkout
Tax
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
账户
登录 | 注册
退出
搜索
全部
芯片器件
开发板与套件
IP
技术支持
技术文档
知识库
社区论坛
合作伙伴
视频
新闻稿
搜索
技术支持
AR# 3801: M1.4 CPLD - A software update is available to support the new CSP48 package in the XC9000 family.
AR# 38016: Virtex-6 程序引脚 (PROG_B) 在上电时如果被置低就不会延迟配置。
AR# 38016
通过电子邮件提醒内容更新
|
Unsubscribe
Virtex-6 程序引脚 (PROG_B) 在上电时如果被置低就不会延迟配置。
描述
解决方案
描述
Virtex-6 架构已将程序引脚 (PROG_B) 从电平敏感信号变为边界敏感信号。
这样对系统有什么影响?
解决方案
在 Virtex-6 中,程序引脚 (PROB_B) 是电平敏感型,而非边沿敏感型。PROG_B 的下降沿要被上电复位 (POR) 电路看到,才能触发house cleaning和器件擦除操作。
PROG_B 引脚在上电后按预期工作,使器件清零和复位。
上电时会出现差异。如果 PROG_B 引脚在上电之前被置于低电平,POR 电路就看不到 PROG 引脚的下降沿。因此,在上电前保持 PROG_B 低电平不会延迟配置。
总是可利用 INIT_B 引脚延迟上电配置。INIT_B 引脚是一个开漏驱动器,而且只有当 House Cleaning 完成且模式引脚已做好被采样准备时才由器件释放。将该信号保持低位会延迟配置,因为必须到 INIT_B 上升沿才能对模式引脚进行采样。
如果需要,可用一个二极管连接 INIT_B 引脚和 PROG_B 引脚。 这样,当 PROG_B 从系统拉成低电平时, INIT_B 引脚也被拉低。当 PROG_B 引脚被释放时,器件应该仍然能够将 INIT_B 驱动为低电平,克服来自二极管的高电平信号。配置后,如果 INIT_B 变为低电平,二极管会防止 PROG_B 引脚施加低电平脉冲。需要对二极管法进行测试,以确保当二极管为高电平时 INIT_B 可驱动至 Vil,并确保二极管上压降能满足 ViHmin。
本答复记录是否对您有帮助?
匹配
不匹配
AR# 38016
日期
12/20/2010
状态
Active
Type
综合文章
器件
Virtex-6 CXT
Virtex-6 HXT
Virtex-6 LX
Virtex-6 LXT
Virtex-6 SXT
Virtex-6Q
More
Less
People Also Viewed
反馈
关闭