AR# 38132

Virtex-6 FPGA MMCM 设计咨询 - MMCM BANDWIDTH 属性要求

描述

对于 Virtex-6 FPGA MMCM,当 CLKINPFD <= 135 MHz 时,BANDWIDTH 必须设置为 LOW。

解决方案

在使用 MMCM 的 Virtex-6 FPGA 设计中,当 CLKINPFD 小于或等于 135 MHz 时,要求 BANDWIDTH 属性必须始终设置为 LOW。 CLKINPFD 是相位频率监测器的输入时钟频率,并且作为 (Fclkin/D) 或 (1000/[CLKINn_PERIOD * DIVCLK_DIVIDE]) 进行计算。





在 12.3 ISE Design Suite 和早期设计工具中,当 BANDWIDTH = OPTIMIZED 时,该软件默认设置为  HIGH,并且必须在这些情况下手动更改为 LOW。将计划在 12.4 版中修复 ISE 设计工具和受影响的 IP, 以便在 CLKINPFD <= 135 MHz 时,BANDWIDTH = OPTIMIZED 设置为 LOW,并且  受影响的 IP 设置为 BANDWIDTH = LOW。 

当 CLKINPFD > 135 MHz 时,OPTIMIZED 将保持不变。

任何受影响的设计都应该在 ISE 12.4 版或更高版本中通过 MAP(或早期版本)重新实现。

如果无法在 ISE 12.4 或更高版本中重新实现该设计,请使用下列解决方法:
在 FPGA 编辑器中直接更改 MMCM 带宽设置,重新运行时序分析并重新生成比特流。

请注意,设为 LOW 和 HIGH 带宽的 MMCM  具有不同的相位错误,可能会影响系统性能。时钟向导以及时序分析都会报告相位错误。由于相位错误中存在这种差异,因此当从 HIGH 或 OPTIMIZED 切换到 LOW 带宽时,应该检查 MMCM 输入和输出之间相位调整 非常重要的设计,以确保仍然能够满足所有时序约束(即 OFFSET IN 和 OFFSET OUT)。 请参见图 1。


例如,假设 MMCM 与 810 MHz 的 VCO 一同使用时,输入时钟频率为 135 MHz,其中 CLKFBOUT_MULT_F = 6、DIVCLK_DIVIDE = 1 和 CLKOUT0_DIVIDE_F = 6,在时序分析 OFFSET 约束期间所计算的时钟不确定性为:

HIGH 带宽:
时钟不确定性:0.172ns ((TSJ^2 + DJ^2)^1/2) / 2 + PE
  总的系统抖动 (TSJ):0.050ns  
  离散抖动 (DJ):0.121ns 
  相位错误 (PE):0.106ns

LOW 带宽
时钟不确定性:0.386ns ((TSJ^2 + DJ^2)^1/2) / 2 + PE
  总的系统抖动 (TSJ):0.050ns
  离散抖动 (DJ):0.121ns
  相位错误 (PE):0.320ns


许多设计可能不会受到影响。相位调整不影响系统性能的设计将不会受到影响。例如,图 2 所示的单一 MMCM 输出时钟控制的逻辑将不受影响。







相位错误不会影响时钟不确定性计算:

高带宽与低带宽
时钟不确性:0.070ns ((TSJ^2 + DJ^2)^1/2) / 2 + PE
 总的系统抖动 (TSJ):0.070ns
 离散抖动 (DJ):0.121ns
 相位错误 (PE):0.000ns


这一要求将添加到 Virtex-6 数据手册与勘误表中:
http://www.china.xilinx.com/support/documentation/virtex-6.htm
AR# 38132
日期 11/22/2010
状态 Active
Type 设计咨询
器件 More Less