AR# 40818

Spartan-6 SelectIO 设计咨询 — INTERM_XX 未能在 Spartan-6 FPGA 输入的 BitGen 中正确开启

描述

该问题已经在 Spartan-6 FPGA 设计中发现,其使用通过内部分布端接(UNTUNED_SPLIT_XX,此处 XX 为 25、50 或 75)实现的输入,而硬件中没有启用内部端接。观察到的常见提示包括:

  • 出乎意料的反射/欠佳的信号完整性
  • 低于预期的功耗
  • 缺乏信号偏置

该问题不会影响双向信号,因此基于 MIG/存储器接口的设计一般不会受到影响。

解决方案

对于 13.2 版和更早的软件版本,将 3 态控制永久启用为高(禁用输出),实现双向信号,即可启用该端接。

注:必须使用“保存”约束,才能避免返回输入的优化。

该问题在 ISE 13.3 版中已解决。之后版本没有此限制。

其它注释:

由于 IN_TERM 属性不受 IOSTANDARD 限制,该问题在许多标准下都存在。最常见的预计有 SSTL、HSTL 和 LVCMOS。

在该问题与 BitGen 隔离,因此在整个实现过程中设计会提示 IN_TERM 被正确启用。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
34856 Design Advisory Master Answer Record for Spartan-6 FPGA N/A N/A
50932 Xilinx SelectIO 解决方案中心 — 设计咨询 N/A N/A
AR# 40818
日期 01/06/2016
状态 Active
Type 设计咨询
器件