AR# 42309

MIG 7 系列和 Virtex-6 DDR2/DDR3 解决方案中心 - 设计助手 - 推迟执行和拉入 REFRESH 命令

描述

DDR3 JEDEC 规范需要在 tREFI 的平均周期时间间隔内进行刷新循环，但最多允许推迟执行或拉入 8 个 refresh 命令来提高效率，从而可推迟或减少后面发送的 refresh 命令数量。如欲了解有关推迟执行和拉入 refresh 命令的更多详情，敬请参考 DDR3 JEDEC 规范。

注意：本答复记录是 Xilinx MIG 解决方案中心的一部分（Xilinx 答复 34243） Xilinx MIG 解决方案中心可解决所有与 MIG 相关的问题。无论您是使用 MIG 进行新的设计还是寻求解决问题，请使用 MIG 解决方案中心来指导您获取正确的信息。

解决方案

MIG 可为 Virtex-6 和 7 系列 FPGA 设计提供 DDR3 的拉入刷新功能，并且在该队列不忙时，最多可生成 8 个拉入 refresh 命令。该队列处于活动状态时，将根据 tREFI 时间间隔的定义在其周期性循环中发送 refresh 命令。在该队列处于非活动状态时拉入 refresh 命令可以在常规操作中提高总线效率。

本答复记录是否对您有帮助？

链接问答记录

主要问答记录

Answer Number	问答标题	问题版本	已解决问题的版本
34243	Xilinx Memory Interface Solution Center	N/A	N/A
34371	MIG 7 Series and Virtex-6 DDR2/DDR3 Solution Center - Design Assistant - Auto-Refresh Counter (Refresh Period)	N/A	N/A

AR# 42309
日期	09/18/2012
状态	Active
Type	解决方案中心
器件	Virtex-6 CXT Virtex-6 HXT Virtex-6 LX Virtex-6 LXT Virtex-6 SXT Virtex-6Q Virtex-7 Artix-7 Kintex-7 More Less
IP	MIG MIG 7 Series

通信

AI 推断加速

硬件开发工具

软件开发者

硬件开发者

嵌入式开发者

AR# 42309

MIG 7 系列和 Virtex-6 DDR2/DDR3 解决方案中心 - 设计助手 - 推迟执行和拉入 REFRESH 命令

描述

解决方案

链接问答记录

主要问答记录

相关答复记录