UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45633

关于 7 系列 MIG DDR3/DDR2 设计咨询 - 针对 CKE 和 ODT 的更新引脚布局规则;必须验证现有的 UCF

描述

所有现有的 7 系列 MIG DDR3 或 DDR2 设计需要根据针对 CKE 和 ODT 信号的全新 MIG 引脚规则进行评估。 以前,对这两个信号的布局限制极少。然而,最近的分析表明,使用 MIG 13.3 和之前的版本实现 CKE 和 ODT 可能出现时序问题(违反设置和保持规则)。需要采用新的实现方法,使 CKE 和 ODT 信号的处理方式与其它地址/控制信号相同,这样就可以消除时序问题。这种新的实现方法可以禁止执行一些在 MIG 13.3 和之前的版本中被允许的 CKE 和 ODT 引脚分配。

对于很多由 MIG 早先版本生成的 DDR3/DDR2 接口配置来说,其默认的引脚分配可以满足新的引脚输出原则。但是, MIG 并没有针对新的规则进行调整,可能在某些情况下违反这些规则,因此有必要对全部已有设计进行检查。需要对违反新规则的现有设计板进行重新设计。

解决方案

新的 CKE 和 ODT 规则

  • CKE 和 ODT 必须和所有其它寻址/控制引脚一样,位于寻址/控制字节信道,不能位于数据字节信道。
  • 如果满足以下所有条件,CKE 和 ODT(或任何其它地址/控制引脚)可以放置在某个 bank 中的两个引脚上(包括 HP bank 的 VRN/VRP 引脚以及完全固定 HR bank 的顶端或低端引脚),且这两个引脚不属于 T0、T1、T2 或 T3 字节组中的任何一个。需满足的条件如下:
    • 这些引脚不能用于其它功能,例如,HP bank 的 VRN/VRP 引脚不能用于 DCI 参考,因为DCI 级联或外部终端是被实现的。
    • 相邻的字节组(T0 或 T3)作为寻址/控制字节组来使用。
    • 相邻的 T0 或 T3 字节组中的引脚之一或者是未使用的 CK 存储器时钟输出,或者是外部 VREF 连接。

如果您对新的规则存在疑问,或者在验证已有引脚兼容性方面需要帮助,请访问 WebCase 并附上 UCF 文件和“mig.prj”,以便于分析。

所需操作

MIG 的 ISE 13.4 版软件将包括新的规则和针对 CKE 和 ODT 的 RTL 代码。全部现有 MIG 设计必须更新至 13.4 版本,以确保符合新的引脚规则并获得可以消除潜在时序问题的新 RTL 代码。请注意 时序问题与 MIG 13.3 和之前版本中的 ODT/CKE 实现有关。因此,无论引脚是否符合 CKE/ODT 规则,都需要更新 RTL 代码。此外,所有新的设计都要使用 13.4 或以后的版本实现。ISE Design Suite 13.4 将在 2012 年 1 月 18 日发布。

注意: 本答复记录将取代之前的 CKE 和 ODT 引脚布局指南设计咨询(答复记录 41351)。答复记录 41351 已经作废

链接问答记录

主要问答记录

相关答复记录

AR# 45633
日期 08/02/2012
状态 Active
Type 设计咨询
器件
  • Kintex-7
  • Artix-7
  • Virtex-7
IP
  • MIG 7 Series
的页面