You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
解决方案
产品
支持
解决方案
产品
支持
各行业的解决方案
汽车
返回
汽车
概述
ADAS
自动驾驶
电气化与联网
车载系统
广播与专业 A/V
返回
广播与专业 A/V
概述
AV over IP
相机
交换器与 KVM
编码器和解码器
专业音频系统
专业显示器和标牌
投影系统
路由器 & 交换机
服务器和存储器
发送器与调制器
视频会议
视频处理卡
消费电子
返回
消费电子
概述
多功能打印机
超高清晰度 TV
数据中心
返回
数据中心
概述
计算存储
数据库与数据分析
金融技术
高性能计算
网络加速
视频/图像处理
仿真与原型设计
返回
仿真与原型设计
概述
ASIC 仿真实现
基于 FPGA 的原型设计
工业
返回
工业
概述
3D 打印机与增材制造
人机接口
I/O 模块和智能传感器
IIoT 网关与边缘设备
采用工业物联网边缘节点实现工业控制
机器和计算机视觉
驱动/马达控制
机器人
智能电网
列车与铁路
视频监控
保健/医疗
返回
保健/医疗
概述
临床除颤器和自动体外除颤器
诊断与临床内镜处理
医疗保健 AI
CT、MRI 和 PET 医学成像
超声医学成像
多参数患者监护仪与心电图监测器
其他医疗设备
机器人辅助手术
安全性与合作伙伴解决方案
测试和测量
返回
测试和测量
概述
半导体自动测试设备
测试和测量仪器
有线测试器和无线测试器
有线 / 无线通信
返回
有线 / 无线通信
概述
网络安全性
电信加速
电信
无线
解决方案(按技术分)
AI 推断加速
返回
AI 推断加速
为什么选择 Xilinx AI
Xilinx AI 解决方案
Xilinx AI 助力启动设计
加速的应用
返回
加速应用
Xilinx 应用商店
参考应用
解决方案
产品
支持
产品类别
器件
返回
器件
探索芯片器件
ACAP
FPGA & 3D IC
SoC, MPSoC, & RFSoC
成本优化产品组合
评估板与套件
返回
评估板与套件
探索开发板与套件
评估板
System-on-Modules (SoMs)
FPGA 夹层卡 (FMC)
开发板与套件附件
加速器
返回
加速器
数据中心加速器卡
计算存储
SmartNIC 加速器卡
电信加速器
以太网适配器
返回
以太网适配器
8000 系列以太网适配器
X2 系列以太网适配器
软件开发
返回
件开发工具
Vitis™ 软件平台
Vitis™ AI
Vitis™ 加速库
旧版工具
软件开发资源
开发者网站 - developer.xilinx.com
Xilinx 加速器计划
Xilinx 社区门户
硬件开发
返回
硬件开发工具
Vivado® Design Suite
IP 核
System Generator
Matlab & Simulink 附件
硬件开发资源
芯片评估板
设计中心
设计与调试博客
嵌入式开发
返回
嵌入式开发
嵌入式软件与生态系统
Xilinx Wiki 设计范例
Xilinx GitHub
Xilinx 社区门户
核心技术
返回
核心技术
探索所有内核技术
3D IC
配置解决方案
连接功能
设计安全性
DSP
Dynamic Function eXchange
以太网
功能性安全
高速串行
机器学习
存储器
MIPI 成像连接
PCI Express
电源效率
处理解决方案
RF 采样
信号完整性
系统监视器和 XADC
加速的应用
返回
加速应用
Xilinx 应用商店
参考应用
质量与可靠性
Xilinx 质量
Powered By Xilinx
解决方案
产品
支持
技术支持与服务
支持
返回
支持
技术支持主页
知识库
技术文档
社区论坛
服务门户
设计中心
Versal ACAP 设计流程文档
下载和许可
服务
返回
服务
培训
下载和许可
产品召回
大学计划
合作伙伴设计服务
求职
公司
返回
公司
公司简介
管理团队
投资者关系
Xilinx Ventures
社区参与计划
公司责任
企业简报中心
求职
合作伙伴产品
返回
合作伙伴
Xilinx 合作伙伴计划简介
加速器合作伙伴计划
Alveo 加速器卡合作伙伴网络
设计服务合作伙伴
所有生态系统伙伴
联系我们
返回
联系我们
联系我们
联系销售
公司地点
授权分销商
新闻与媒体
新闻
新闻稿
媒体资料夹
在线研讨会
视频门户
Powered By Xilinx
社区
Xilinx 博客
活动
社区论坛
购物车
Sub Total
Shipping
Calculated at Checkout
Tax
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
账户
登录 | 注册
退出
搜索
全部
芯片器件
开发板与套件
IP
技术支持
技术文档
知识库
社区论坛
合作伙伴
视频
新闻稿
搜索
技术支持
AR# 4614: 1.5 LCA2NCD: Error: baslc 30:can't load LCA: bad design record (part_number)
AR# 46141: Design Advisory for Spartan-6 - PLL CLKOUT3 Incorrect Phase Shift
AR# 46141
Update me on changes via Email
|
Unsubscribe
有关 Spartan-6 的设计咨询 - PLL CLKOUT3 错误移相
描述
解决方案
链接问答记录
描述
在使用 ISE 13.4 和早期软件版本的 Spartan-6 设计中, 锁相环 (PLL) CLKOUT3 输出可能会在全部非零值情况下在硬件中Â 产生错误相移。
解决方案
问题描述:
在所有 Spartan-6 器件中,PLL_BASE 和 PLL_ADV (CLKOUT3_PHASE 属性为非零)会在 CLKOUT3 输出端生成一个错误相移。 这是由 软件问题引起的,会导致 PLL 配置位的设置错误。 通过一项完整的分析 证实其它输出未受影响。
设计 影响:
为了确定设计没有受到影响,可以使用设计的 .ncd 文件打开 FPGA 编辑器。 打开每个 PLL 模块, 在顶端菜单栏选择“显示/隐藏属性”按钮(“F=”),并且 检查 CLKOUT3_PHASE 的值,确认该值为零。
在受影响的设计中, 典型的情况是 将 CLKOUT3_DIVIDE 的值设置为 8 或者小于 8,那么相移误差可达到 45 度或更多,在硬件中这种误差会体现得更加明显。 然而,相移误差角度会根据 PLL 和 PHASE 设置不同而发生变化, 因此最好在硬件测试中对设计进行检查,加以确认。 软件时序分析和仿真无法体现误差,原因是它发生在 BitGen。
软件影响:
该问题会影响所有早期和当前的软件版本,包括 ISE 13.4。 下一版本的 ISE 软件 将针对该问题 进行修改。
应对措施:
主要措施是避免将 CLKOUT3 输出用于任何存在相移的时钟。 CLKOUT3 输出只能用于相移为 0 的情况。
如果您的设计无法采用以上推荐的应对措施,并需要额外协助,请通过如下网址联系 Xilinx 技术支持
www.support.xilinx.com
本答复记录是否对您有帮助?
匹配
不匹配
链接问答记录
相关答复记录
Answer Number
问答标题
问题版本
已解决问题的版本
34856
Design Advisory Master Answer Record for Spartan-6 FPGA
N/A
N/A
46790
Spartan-6 FPGA Design Assistant - Troubleshooting Common Clocking Problems
N/A
N/A
AR# 46141
日期
02/27/2013
状态
Active
Type
设计咨询
器件
Spartan-6 LXT
Spartan-6 LX
Tools
ISE Design Suite - 13.1
ISE Design Suite - 13.2
ISE Design Suite - 13.3
ISE Design Suite - 13.4
ISE Design Suite - 12.1
ISE Design Suite - 12.2
ISE Design Suite - 12.3
ISE Design Suite - 12.4
More
Less
People Also Viewed
反馈
关闭