UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Xilinx 7 系列 FPGA 解决方案中心

7 系列 FPGA 解决方案中心的作用是解决所有与 7 系列器件有关的问题。无论您是使用 7 系列 FPGA 进行新的设计还是寻求解决问题,请使用 7 系列 FPGA 解决方案中心来指导您获取正确的信息。

设计助手

Xilinx 7 Series FPGA Solution Center - Design Assistant

The 7 Series FPGA Design Assistant walks you through the recommended design flow for 7 series FPGAs while debugging commonly encountered issues for clocking, fabric, and block RAM/FIFO design. The Design Assistant not only provides useful design and troubleshoot information, but also points you to the exact documentation you need to help you design efficiently with 7 series FPGAs.

NOTE: This answer record is part of the Xilinx 7 Series FPGA Solution Center (Xilinx Answer 46370). The Xilinx 7 Series FPGA Solution Center is available to address all questions related to 7 series devices. Whether you are starting a new design with 7 series FPGAs or troubleshooting a problem, use the 7 Series FPGA Solution Center to guide you to the right information.


First, select the design phase for which you have a question or are troubleshooting an issue related to your 7 series FPGA design. This ensures that the Design Assistant points you to the information you need to move forward with your design.

(Xilinx Answer 46433) - Getting Started with 7 series FPGAs
(Xilinx Answer 46489) - Designing for 7 series FPGAs
(Xilinx Answer 46520) - Board Level Considerations
(Xilinx Answer 46719) - Troubleshooting - Clocking, Fabric, block RAM/FIFO

* For troubleshooting of other areas of FPGA design, please see the Top Issues and Design Assistant areas of other available solutions centers.


技术文档

7 Series FPGA Documentation - What documentation should I review to find out if the 7 series FPGA features and specifications are right for my system?

What documentation should I review to find out if the 7 series FPGA features and specifications are right for my system?

NOTE: This answer record is part of the Xilinx 7 Series FPGA Solution Center (Xilinx Answer 46370). The Xilinx 7 Series FPGA Solution Center is available to address all questions related to 7 series devices. Whether you are starting a new design with 7 series FPGAs or troubleshooting a problem, use the 7 Series FPGA Solution Center to guide you to the right information.


The 7 Series FPGA Documentation Center contains all 7 series FPGA related documentation:
http://www.xilinx.com/support/documentation/7_series.htm

The following documents are available:

  • 7 Series FPGAFamily Overview
  • Artix-7 FPGA Data Sheet: DC and Switching Characteristics
  • Kintex-7 FPGA Data Sheet: DC and Switching Characteristics
  • Virtex-7 FPGA Data Sheet: DC and Switching Characteristics
  • 7 SeriesErrata
  • 7 SeriesUser Guides

Use the7 Series Family Overview to understand the features available in the7 series FPGA device family and view the differences among the devices within the 7 series FPGA family to assist in product selection.

Use the7 Series FPGA Data Sheets to review the DC and Switching Characteristic specifications for the7 series device family.

Review the7 Series Errata to determine whether the device you are considering has any exceptions to data sheet specifications.

Review the7 Series User Guides to understand usage details for the7 series FPGA resources.


设计咨询

有关 Kintex-7 FPGA 设计咨询的主要答复记录

针对一般设计过程出现的重大问题创建设计咨询答复记录,精选后用于 Xilinx 提醒通知系统。

此设计咨询包含 Kintex-7 器件 及影响 Kintex-7 FPGA 设计的相关问题。



2014 年 11 月 10 日发布的设计咨询提醒
 
11/10/2014 - (Xilinx 答复 62631) - 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败

2014 年 9 月 22 日发布的设计咨询提醒
 
09/22/2014 - (Xilinx 答复 61875) - 面向基于 QPLL 的 7 系列 FPGA GTX/GTH 的设计咨询:配置完成后最少 500ns 的时间内不能启用 QPLLPD

2014 年 6 月 16 日发布的设计咨询提醒

06/16/2014 - (Xilinx 答复 60845) - 面向 MIG 7 系列 RLDRAM3 的设计咨询 - SIM_BYPASS_INIT_CAL 误设置为 "FAST" ( 综合与实现)

 

06/16/2014 -  (Xilinx 答复 59294)  - 设计咨询 GT 向导 - CPLL 导致7 系列收发器加电达到功率峰值


2014 年 5月 26 日发布的设计咨询提醒

05/26/2014 - (Xilinx 答复 60356) - 7 系列FPGA 收发器向导 v3.2 或之前版本的设计咨询 - 所需 XDC 约束更新

05/26/2014 - (Xilinx 答复 45360) - 关 Kintex-7 和 Virtex-7 FPGA GTX 收发器的设计咨询 - 为 SATA Gen 2/Gen 3 更新 RXCDR_CFG 设置, PMA_RSV 设置为 6.6 Gbps 

2014 年 1 月 20 日发布的设计咨询提醒
01/20/2014 - (Xilinx 答复 59035) - 面向 7 系列 FPGA GTX/GTH 收发器的设计咨询 - QPLL 不支持 PCIe Gen1/Gen2

2013 年 11 月 25 日发布的设计咨询提醒
11/25/2013 - (Xilinx 答复 58244) - 7 系列 FPGA GTX 收发器的设计咨询 - DFE 模式下的 RXDFEXYDEN 端口更新
11/25/2013 - (Xilinx 答复 45360) - 更新 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器的设计咨询; 为 UG476 RX_DFE_KL_CFG2 设置新增参考

2013 年 10 月 23 日发布的设计咨询提醒
10/23/2013 - (Xilinx 答复 51554) - 面向 Aurora 64B66B v8.1 或更早版本的设计咨询 - 内核初始化在连续 RESET 和 PMA_INIT 输入上不一致

2013 年 9 月 16 日发布的设计咨询提醒
09/16/2013 - (Xilinx 答复 57193) - 有关 Artix-7、 Kintex-7、 Virtex-7, Zynq-7000 封装的答复记录 - 7 系列热阻 (Theta-JA、 Theta-JB、 和 Theta-JC) , 并更新至更精确的值,很多值有大幅更改。

2013 年 8 月 26 日发布的设计咨询提醒
08/19/2013 - (Xilinx 答复 57045) - 有关 Artix-7/Kintex-7 的设计咨询- 当 CFGBVS 设为 Bank 0 的 VCCO, 则 Bank 14 和 15 限于 3.3V 或 2.5V 用于配置

2013 年 8 月 5 日发布的设计咨询提醒
08/05/2013 - (Xilinx 答复Answer 55009) 更新有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更,包含 IP 答复记录的链接

2013 年 5 月 20 日发布的设计咨询提醒
05/16/2013 -(Xilinx 答复 55009)更新有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更,包含 IP 答复记录的链接

2013 年 5 月 13 日发布的设计咨询提醒
05/13/2013 - (Xilinx 答复 55366) 有关 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - 收发器向导设置次最优的 RX 终端使用模式
05/13/2013 - (Xilinx 答复 55791) 7 系列 FPGA 收发器向导的设计咨询 - 向导 v2.5 所需的更新

2013 年 4 月 3 日发布的设计咨询提醒
04/03/2013 - (Xilinx 答复 55009) 有关 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更
03/2013 - /support/answers/.html(Xilinx 答复 ) 有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 更新 RX_DFE_KL_CFG 设置04/03/2013 - (Xilinx 答复 50906) 有关量产 Kintex-7 325T、410T、420T和 Virtex-7 485XT、690XT 的设计咨询 - 通用工程样片 (GES) 和量产器件之间的比特流兼容性要求: 更新 7V690T 量产器件

2013 年 1 月 21 日发布的设计咨询提醒
1/17/2013 - (Xilinx 答复 53740) 更新有关 7 系列 Xilinx PCI Express 内核的设计咨询 - 在低温情况下,TXOUTCLK 上无时钟输出。

2012 年 12 月 18 日发布的设计咨询提醒
12/13/2012 - (Xilinx 答复 45360) 更新有关 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器的设计咨询: 为 SATA SSC 新增了 RXCDR_CFG 设置,并新增了在不使用 OOB 时有关 RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE 的注释。

2012年11月5日发布的设计咨询提醒
10/31/2012 -(Xilinx 答复 50617)有关 Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器的更新设计咨询,包含特定器件的参考更新比特流兼容性部分
10/25/2012 - (Xilinx 答复 50906) 更新有关量产 Kintex-7 325T, 410T, 及 Virtex-7 485XT 的设计咨询- GES 和量产器件之间的比特流兼容需求;更新14.3/2012.3 发布

2012 年 10 月 29 日发布的设计咨询提醒
10/25/2012 - (Xilinx 答复 52193) 7 系列 BPI 多重引导设计咨询 – 当出现回退时,闪存访问总是处于 BPI 异步模式

2012 年 10 月 22 日发布的设计咨询提醒
10/22/2012 - (Xilinx Answer 45360) 在有关 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器的设计咨询中更新 RXCDR_CFG 值
10/22/2012 - (Xilinx 答复 50617) 在有关 Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器的设计咨询中更新比特流兼容性部分

2012 年 10 月 15 日发布的设计咨询提醒
10/15/2012 - (Xilinx 答复 51884) Kintex-7 和 Virtex-7 GTX 量产芯片 CDR 属性更新的设计咨询

2012 年 9 月 10 日发布的设计咨询提醒{
09/10/2012 - (Xilinx Answer 51580) 有关 14.1/14.2 时序分析 7 系列 FPGA 的设计咨询 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确

答复记录升级至设计咨询
09/10/2012 - (Xilinx 答复 45781) 7 系列 XADC 的设计咨询 - 使用 XADCEnhancedLinearity BitGen 选项
09/10/2012 - (Xilinx 答复 44971) 7 系列 XADC 的设计咨询 - 片上参考的正确性

2012年8月20日发布的设计咨询提醒
08/17/2012 - (Xilinx 答复 50906) 更新有关量产 Kintex-7 325T, 410T, 及 Virtex-7 485XT 的设计咨询- GES 和量产器件之间的比特流兼容需求
08/20/2012 - (Xilinx 答复 51296)设计咨询 - ISE 14.2 和 Vivado 2012.2 Design Suite 版本中 7 系列包延迟时间 (Package Flight Time) 的改变

2012年7月25日发布的设计咨询提醒
07/19/2012 - (Xilinx 答复 47817) 有关 Kintex-7/Virtex-7 GTX 收发器加电/断电在按照推荐的序列操作时,产生额外电流用量的更新设计咨询,其中包含了电流消耗持续时间、同步加电以及更多常见问题解答 (FAQ) 的相关信息。
07/19/2012 - (Xilinx 答复 45360) 有关 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器采用 RX_DFE_XYD_CFG 值的更新设计咨询。
07/19/2012 - (Xilinx 答复 50617) 有关 Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器的设计咨询。

2012年7月2日发布的设计咨询提醒:
06/28/2012 - (Xilinx 答复 47817) 有关 Kintex-7/Virtex-7 GTX 收发器加电的设计咨询。
06/28/2012 - (Xilinx 答复 45360) 有关 Kintex-7 和 Virtex-7 FPGA GTX 收发器一般工程样品 (ES) 芯片的设计咨询 - 更新 GTX 软件使用模式改变(Xilinx 答复 43339) 包含最新的 GTXE2_COMMON 使用模式更改信息。.

2012年5月8日发布的设计咨询提醒
05/07/2012 - (Xilinx 答复 47248) 有关仅在 ISE 13.4 中支持的 Kintex-7 FPGA - XC7K325T CES9937 初始工程样品 (IES) 的设计咨询

设计咨询提醒(2012 年 3 月 26 日
03/22/2012 - (Xilinx 答复 45360) 有关 Kintex-7 和 Virtex-7 FPGA GTX 收发器一般工程样品 (ES) 芯片的设计咨询 - -为1/2速模式更新RXCDR_CFG 设置。

设计咨询提醒(2012 年 2 月 27 日)
02/23/2012 - (Xilinx 答复 45360) 更新有关 Kintex-7 和 Virtex-7 FPGA GTX 收发器的设计咨询 - 一般工程样品 (ES) 芯片的属性更新、问题及解决方法:包含新的RXCDR_CFG 设置以及GTX 软件已知问题/使用模式更改的链接。

设计咨询提醒(2012 年 1 月 30 日)
01/24/2012 - (Xilinx 答复 45360) 更新有关 Kintex-7 和 Virtex-7 FPGA GTX 收发器的设计咨询 - 一般工程样品 (ES) 芯片的属性更新、问题及解决方法

设计咨询提醒(2012 年 1 月 16 日 )
01/10/2012 - (Xilinx 答复 45633) 有关 7 系列 MIG DDR3/DDR2 的设计咨询 - 针对 CKE 和 ODT 的更新引脚布局规则;必须验证现有的 UCF

设计咨询提醒(2011 年 11 月 21 日)
11/21/2011 - (Xilinx 答复 44174) 有关启动后正确同步触发器和 SRL 的技术设计咨询

设计咨询提醒(2011 年 10 月 17 日)
10/17/2011 - (Xilinx 答复 44421)有关 13.2 iMPACT 的设计咨询 - 错误的间接编程内核文件载入到 Kintex-7 中,导致潜在的设备损坏

设计咨询提醒( 2011 年 7 月 6 日)
07/06/2011 - (Xilinx 答复 42615) 有关 7 系列 FPGA 收发器的设计咨询 - ISE 13.2 软件中的 GTX 端口名称更改

修订历史
05/24/14 - 新增 60356. 更新于 45360.

01/17/14 - 新增 59035
11/22/13 - 新增 58244。  更新 45360.
10/23/13 - 新增 51554
09/12/13 - 新增 57193
08/05/13 - 更新 57045
05/16/13 - 更新 55009
05/13/13 - 新增 55366 和 55791
04/03/13 - 新增 55009 、更新 50906
01/16/13 - 更新 53740
12/13/12 - 更新 45360
10/31/12 - 更新 50617 和 50906
10/25/12 - 新增 52193
10/18/12 - 更新 45360 和 50617
10/11/12 - 新增 51884
09/10/12 - 新增 51508。 更新 45781 和 44971 至设计咨询。
08/20/12 - 新增 50906、51926
07/25/12 - 更新 47817, 45360; 新增 50617
07/02/12 - 新增 47817 ; 更新 45360
05/08/12 - 新增 47248
03/26/12 - 更新 45360
02/27/12 - 更新 45360
01/30/12 - 新增 45360
01/16/12 - 新增 45633
12/12/11 - 更改标题 44174
11/21/11 - 新增 44174
10/17/11 - 新增 44421
07/06/11 - 初始版本


Answer Number 问答标题 问题版本 已解决问题的版本
44421 Design Advisory for 13.2 iMPACT - Incorrect indirect programming core file is loaded to Kintex-7 leading to potential device damage N/A N/A
44174 设计咨询 - 在启动后正确同步化SRL与触发器的技巧 N/A N/A
50906 有关量产 Kintex-7 325T、410T、420T 和 Virtex-7 485XT 、690XT 、 1140XT 的设计咨询 - 通用工程样片 (GES) 和量产器件之间的比特流兼容性要求 N/A N/A
51580 有关 14.1/14.2 时序分析 7 系列的答复记录 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确 N/A N/A
45781 7 系列 XADC 的设计咨询 — 使用 XADCEnhancedLinearity BitGen 选项 N/A N/A
44971 Design Advisory for 7 Series XADC - Accuracy of On Chip Reference N/A N/A
52193 7 系列 BPI 多重引导设计咨询 – 当出现回退时,闪存访问总是处于 BPI 异步模式 N/A N/A
53740 有关 7 系列 Xilinx PCI Express 内核的设计咨询 - 在低温情况下,TXOUTCLK 上无时钟输出 N/A N/A
55791 面向 7 系列 FPGA 收发器向导的设计咨询:向导 v2.5 版所需的更新 N/A N/A
55366 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询:收发器向导设置非最佳的 RX 端接使用模式 N/A N/A
57045 Design Advisory for Artix-7, Kintex-7 - When CFGBVS is set to VCCO of Bank 0, then Banks 14 and 15 are limited to 3.3V or 2.5V for Configuration N/A N/A
57193 面向 Artix-7、Kintex-7、Virtex-7、Zynq-7000 封装的设计咨询:7 系列器件的热阻值(θ-JA、θ-JB 和 θ-JC)已用更加准确的值加以更新,其中许多有显著的改变。 N/A N/A
51554 面向 Aurora 64B66B v8.1 或更早版本的设计咨询 - 内核初始化在连续 RESET 和 PMA_INIT 输入上不一致 N/A N/A
58244 7 系列 FPGA GTX 收发器的设计咨询 - DFE 模式下的 RXDFEXYDEN 端口更新 N/A N/A
59035 面向 7 系列 FPGA GTX/GTH 收发器的设计咨询 - QPLL 不支持 PCIe Gen1/Gen2 N/A N/A
62631 Design Advisory for Vivado 2014.3 - Program eFUSE Registers operation failure for 7 series and UltraScale FPGAs N/A N/A

有关 Virtex-7 FPGA 设计咨询的主要答复记录

针对一般设计过程出现的重大问题创建设计咨询答复记录,精选后用于 Xilinx 提醒通知系统。

 此设计咨询包含 Virtex-7 FPGA 及影响 Virtex-7 FPGA 设计的相关问题。


 
2015 年 1 月 19 日发布的设计咨询提醒  
 
01/19/2015 - (Xilinx 答复 63110)-面向 7 系列 GTH 收发器向导的设计咨询:在 Vivado 2013.4 升级到 2014.4 后,DFE 被错误设置为 HOLD

2014 年 11 月 10 日发布的设计咨询提醒
11/10/2014 - (Xilinx 答复 62631) - 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败

2014 年 9 月 22 日发布的设计咨询提醒

09/29/2014 (Xilinx 答复 61875) - 面向基于 QPLL 的 7 系列 FPGA GTX/GTH 的设计咨询:配置完成后最少 500ns 的时间内不能启用 QPLLPD

2014 年 9 月 01 日发布的设计咨询提醒

09/01/2014 - (Xilinx 答复 61748) - Vivado Power/XPE 的设计咨询-  GTH - LPM/DFE mode under-reporting for MGTAVcc current in XPE.


2014 年 6 月 16 日发布的设计咨询提醒

06/16/2014 - (Xilinx 答复 60845) - 面向 MIG 7 系列 RLDRAM3 的设计咨询 - SIM_BYPASS_INIT_CAL 误设置为 "FAST" ( 综合与实现)

06/16/2014 -  (Xilinx 答复 59294)  - 设计咨询 GT 向导 - CPLL 导致 7 系列收发器加电达到功率峰值

2014 年 5月 26 日发布的设计咨询提醒

05/26/2014 - (Xilinx 答复 60356) - 7 系列FPGA 收发器向导 v3.2 或之前版本的设计咨询 - 所需 XDC 约束更新

05/26/2014 - (Xilinx 答复 60489) - 7 系列FPGA 收发器向导 v3.2 或之前版本的设计咨询: GTH/GTP Production RX 重置序列停滞。

有关 Kintex-7 和 Virtex-7 FPGA GTX 收发器的设计咨询 - 为 SATA Gen 2/Gen 3 更新 RXCDR_CFG 设置, PMA_RSV 设置为 6.6 Gbps

2014 年 1 月 20 日发布的设计咨询提醒
01/20/2014 - (Xilinx 答复 59035) - 面向 7 系列 FPGA GTX/GTH 收发器的设计咨询 - QPLL 不支持 PCIe Gen1/Gen2

2013 年 11 月 25 日发布的设计咨询提醒
11/25/2013 - (Xilinx 答复 58244) - 7 系列 FPGA GTX 收发器的设计咨询 - DFE 模式下的 RXDFEXYDEN 端口更新
11/25/2013 - (Xilinx 答复 45360) - 更新 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器的设计咨询; 为 UG476 RX_DFE_KL_CFG2 设置新增参考

2013 年 10 月 23 日发布的设计咨询提醒
10/23/2013 - (Xilinx 答复 51554) - 面向 Aurora 64B66B v8.1 或更早版本的设计咨询 - 内核初始化在连续 RESET 和 PMA_INIT 输入上不一致

2013 年 9 月 16 日发布的设计咨询提醒
09/16/2013 - (Xilinx 答复 57193) - 有关 Artix-7、 Kintex-7、 Virtex-7, Zynq-7000 封装的答复记录 - 7 系列热阻 (Theta-JA、 Theta-JB、 和 Theta-JC) , 并更新至更精确的值,很多值有大幅更改。

2013 年 8 月 5 日发布的设计咨询提醒
08/05/2013 - (Xilinx 答复Answer 55009) 更新有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更,包含 IP 答复记录的链接

2013 年 7 月 29 日发布的设计咨询提醒
07/29/2013 - (Xilinx 答复 51625) 有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 更新 QPLL_CFG、QPLL_LOCK_CFG 和 QPLL_LOCK_CFG 属性
07/29/2013 - (Xilinx 答复 56332) Virtex-7 GTH 的设计咨询 — 量产芯片的 QPLL 属性更新: 更新 QPLL_CFG、QPLL_LOCK_CFG 和 COMMON_CFG 属性

2013 年 5 月 20 日发布的设计咨询提醒
05/16/2013 -(Xilinx 答复 55009)更新有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更,包含 IP 答复记录的链接

2013 年 5 月 13 日发布的设计咨询提醒
05/13/2013 - (Xilinx 答复 55366) 有关 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - 收发器向导设置次最优的 RX 终端使用模式
05/13/2013 - (Xilinx 答复 55791) 7 系列 FPGA 收发器向导的设计咨询 - 向导 v2.5 所需的更新

2013 年 4 月 15 日发布的设计咨询提醒
04/12/2013 - (Xilinx 答复 51625) 有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 更新 GTHE2_COMMON/BIAS_CFG 使用模式,包含 clock forwarding,并新增 RX 复位顺序、 TX 同步控制器部分

2013 年 4 月 3 日发布的设计咨询提醒
04/03/2013 - (Xilinx 答复 55009) 有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更
03/26/2013 - (Xilinx 答复 51625) 有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 更新 RX_DFE_KL_CFG 设置
04/03/2013 - (Xilinx 答复 50906) 有关量产 Kintex-7 325T、410T、420T和 Virtex-7 485XT、690XT 的设计咨询 - 通用工程样片 (GES) 和量产器件之间的比特流兼容性要求:更新

2013 年 3 月 19 日发布的设计咨询提醒
03/07/2013 - (Xilinx 答复 51625) 更新有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 更新 LPM 端口设置为适配模式, 更改 QPLL_CFG 设置:从 "线速" 改为 QPLL 频率

2013 年 2 月 25 日发布的设计咨询提醒
02/21/2013 - (Xilinx 答复 53779) 有关 Virtex-7 FPGA GTH 量产收发器的设计咨询— 量产芯片 RX 复位顺序要求,反映全新复位要求的正确 GTH 模式组合

2013 年 2 月 18 日发布的设计咨询提醒
02/15/2013 - (Xilinx 答复 51625) 更新有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 为 PCIe Gen3 新增 RXCDR_CFG 设置,更新 DFE 端口设置为适配模式

2013 年 2 月 11 日发布的设计咨询提醒
02/04/2013 - (Xilinx 答复 47128) irtex-7 FPGA GTH 收发器的更新设计咨询 - 初始工程样品 (ES) 芯片的属性更新、问题和解决方法; 新增 PCS_RSVD_ATTR[8] 和注释

2013 年 2 月 4 日发布的设计咨询提醒
01/31/2013 - (Xilinx 答复 53779) 有关 Virtex-7 FPGA GTH 收发器的设计咨询:量产芯片 RX 复位顺序要求

2013 年 1 月 21 日发布的设计咨询提醒:
01/17/2013 - (Xilinx 答复 53740) 更新有关 7 系列 Xilinx PCI Express 内核的设计咨询 - 在低温情况下,TXOUTCLK 上无时钟输出。

2013 年 1 月 14 日发布的设计咨询提醒
01/09/2013 - (Xilinx 答复 51625) 更新有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 更新 BIAS_CFG、 QPLL_CFG 设置,并新增 QPLL_CLKOUT_CFG 至表中。

2012年12月18日发布的设计咨询提醒:
12/13/2012 - (Xilinx 答复 51625) 更新有关 Virtex-7 FPGA GTH 通用 ES 收发器的设计咨询: 为 SATA SSC 新增了 RXCDR_CFG 设置,并新增了在不使用 OOB 时有关 RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE 的注释。
12/13/2012 - (Xilinx 答复 45360) 更新有关 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器的设计咨询: 为 SATA SSC 新增了 RXCDR_CFG 设置,并新增了在不使用 OOB 时有关 RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE 的注释。

2012年11月13日发布的设计咨询提醒:
11/09/2012 - (Xilinx 答复 47443) 更新 Virtex-7 GTH 收发器加电/断电设计咨询中的表1,包含所有器件和封装

2012年11月5日发布的设计咨询提醒:
10/31/2012 - (Xilinx 答复 50617) 有关 Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器的更新设计咨询,包含特定器件的参考; 更新比特流兼容性部分
10/25/2012 - (Xilinx 答复 52193) 7 系列 BPI 多重引导设计咨询 – 当出现回退时,闪存访问总是处于 BPI 异步模式
10/25/2012 - (Xilinx 答复 51625) 更新 Virtex-7 FPGA GTH 收发器的设计咨询 - 通用工程样品 (ES) 芯片的属性更新、问题和解决方法;为 8B/10B 新增 RXCDR_CFG 值

2012年10月18日发布的设计咨询提醒
10/17/2012 - (Xilinx 答复 51625) Virtex-7 FPGA GTH 收发器的设计咨询 - 通用工程样品 (ES) 芯片的属性更新、问题和解决方法
10/17/2012 - (Xilinx 答复 51884) Kintex-7 和 Virtex-7 FPGA GTX 量产芯片 CDR 属性更新
10/17/2012 - (Xilinx 答复 47128) Virtex-7 FPGA GTH 收发器的更新设计咨询 - 初始工程样品 (ES) 芯片的属性更新、问题和解决方法; 新增 ACJTAG 使用模式

2012年9月10日发布的设计咨询提醒
09/10/2012 - (Xilinx 答复 51580) 有关 14.1/14.2 时序分析 7 系列 FPGA 的设计咨询 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确

答复记录升级至设计咨询
09/10/2012 - (Xilinx 答复 45781) 7 系列 XADC 的设计咨询 - 使用 XADCEnhancedLinearity BitGen 选项
09/10/2012 - (Xilinx 答复 44971) 7 系列 XADC 的设计咨询 - 片上参考的正确性

2012年8月20日发布的设计咨询提醒
08/20/2012 - (Xilinx 答复 51296) 设计咨询 - ISE 14.2 和 Vivado 2012.2 Design Suite 版本中 7 系列包延迟时间 (Package Flight Time) 的改变
08/17/2012 - (Xilinx 答复 50906) 有关量产 Kintex-7 325T、410T、420T、480T 和量产 Virtex-7 485XT 的设计咨询 - 通用工程样片 (GES) 和量产器件之间的比特流兼容性要求
08/17/2012 - (Xilinx 答复 47443) Virtex-7 GTH 收发器加电/断电的更新设计咨询,包含更新的 VMGTAVTT 额外电流用量

2012年8月13日发布的设计咨询提醒
08/10/2012 - (Xilinx 答复 47128)更新有关 Virtex-7 GTH 初始工程样品收发器的设计咨询,包含 GTHE2_COMMON/BIAS_CFG 部分的 GTHE2_COMMON 例示,并新增参考至 ISE 14.2/Vivado 2012.2。

2012年7月30日发布的设计咨询提醒
07/27/2012 - (Xilinx 答复 47128) 更新有关 Virtex-7 GTH 初始工程样品收发器的设计咨询, GTH 电阻校正未出现问题,无需修补方案。

2012年7月25日发布的设计咨询提醒
07/19/2012 - (Xilinx 答复 47443) 有关 Virtex-7 GTH 收发器加电/断电的更新设计咨询,其中包含了电流用量持续时间、同步加电以及更多常见问题解答 (FAQ) 的相关信息。
07/19/2012 - (Xilinx 答复 47817) 有关 Kintex-7/Virtex-7 GTX 收发器加电/断电在按照推荐的序列操作时,产生额外电流用量的更新设计咨询,其中包含了电流消耗持续时间、同步加电以及更多常见问题解答 (FAQ) 的相关信息。
07/19/2012 - (Xilinx 答复 45360) 有关 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器采用 RX_DFE_XYD_CFG 值的更新设计咨询。
07/19/2012 - (Xilinx 答复 50617) 有关 Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器的设计咨询。

2012年7月16日发布的设计咨询提醒
07/12/2012 - (Xilinx 答复 47128) 更新有关 Virtex-7 GTH 初始工程样品收发器的设计咨询 -- 更新 QPLL_CFG 和 QPLL_LOCK_CFG 值以及有关 GTH 收发器链路余量减少部分。

2012年7月2日发布的设计咨询提醒:
06/28/2012 - (Xilinx 答复 47817) 有关 Kintex-7/Virtex-7 GTX 收发器加电的设计咨询。
06/28/2012 - (Xilinx 答复 47128) 更新有关 Virtex-7 GTH 初始工程样品收发器的设计咨询,包含属性和端口部分最新的 PMA_RSV2、RX_BIAS_CFG、 RXDFEXYDEN 值。
06/28/2012 - (Xilinx 答复 45360) 有关 Kintex-7 和 Virtex-7 FPGA GTX 收发器的更新设计咨询 - 一般工程样品 (ES) 芯片的属性更新、问题及解决方法 。

2012 年 6 月 11 日发布的设计咨询提醒:
06/08/2012 - (Xilinx 答复 47443) 有关 7 系列 FPGA GTH 收发器加电的更新设计咨询。

2012年5月28日发布的设计咨询提醒:
05/24/2012 - (Xilinx 答复 47128) 更新设计咨询,包含 GTHE2_COMMON 及终端使用模式、初始 ES 勘误项部分并更新了电阻校正部分。

2012年5月15日发布的设计咨询提醒:
05/14/2012 - (Xilinx 答复 47128) 更新 ''Virtex-7 FPGA GTH 收发器 - 一般工程样品 (ES) 芯片的属性更新、问题和解决方法''的设计咨询标题,并包含电阻校正部分和更新的BIAS_CFG 设置

设计咨询提醒(2012 年 5 月 8 日)
05/03/2012 - (Xilinx 答复 47128) Virtex-7 FPGA GTH 收发器的设计咨询 - 初始工程样品 (ES) 芯片的属性更新和使用模式
05/03/2012 - (Xilinx 答复 47443) 7 系列 FPGAs GTH 收发器的答复记录 - 静态功耗勘误表

设计咨询提醒(2012 年 4 月 30 日)
4/30/2012 - (Xilinx 答复 47342) 有关 Virtex-7 GTH 串行收发器封装图修正的设计咨询

设计咨询提醒(2012 年 1 月 16 日 )
01/10/2012 - (Xilinx 答复 45633) 有关 7 系列 MIG DDR3/DDR2 的设计咨询 - 针对 CKE 和 ODT 的更新引脚布局规则;必须验证现有的 UCF

设计咨询提醒(2011 年 11 月 21 日)
11/21/2011 - (Xilinx 答复 44174) 有关启动后正确同步触发器和 SRL 的技术设计咨询

2011年7月6日发布的设计咨询提醒:
07/06/2011 - (Xilinx 答复 42615)有关 7 系列 FPGA 收发器的设计咨询 - ISE 13.2 Design Suite 中的 GTX 端口名称更改

修订历史:

05/24/2014 - 新增 60356、60489。 更新于 45360.

01/17/2014 - 新增 59035
11/22/2013 - 新增 58244。 更新于 45360.
10/23/2013 - 新增 51554
09/12/2013 - 新增 57193
08/05/2013 - 更新 55009
07/29/2013 - 新增 56332.更新 51625
05/16/2013 - 更新 55009
05/13/2013 - 新增 55366 和 55791
04/12/2013 - 更新 51625
04/03/2013 - 新增 55009。更新 51625 和 50906
03/07/2013 - 更新 51625
02/21/2013 - 更新 53779
02/15/2013 - 更新 51625
02/04/2013 - 更新 47128
01/31/2013 - 新增 53779
01/17/2013 - 新增 53740
01/16/2013 - 新增 53788
01/09/2013 - 更新 51625
12/13/2012 - 更新 51625 和 45360
11/09/2012 - 更新 47443
10/31/2012 - 新增 52193 并更新 51625、 50617
10/18/2012 - 新增 51625、51884 并更新 47128
09/10/2012 - 新增 51508。更新 45781 和 44971 至设计咨询。
08/20/2012 - 新增 50906 和 51296。更新 47443
08/13/2012 - 更新 47128
07/30/2012 - 更新 47128
07/19/2012 - 更新 47443, 47817, 45360 并新增 50617
07/12/2012 - 更新 47128
06/28/2012 - 新增 47817
06/28/2012 - 更新 47128
06/28/2012 - 新增 45360
06/11/2012 - 更新 47443
05/28/2012 - 更新 47128
05/15/2012 - 更新 47128
05/08/2012 - 新增 47128 和 47443
04/30/2012 - 新增 47342
01/10/2012 - 新增 45633
12/12/2011 - 44174 更新标题
11/21/2011 - 新增 44174
07/06/2011 - 初始版本



Answer Number 问答标题 问题版本 已解决问题的版本
44174 设计咨询 - 在启动后正确同步化SRL与触发器的技巧 N/A N/A
50906 有关量产 Kintex-7 325T、410T、420T 和 Virtex-7 485XT 、690XT 、 1140XT 的设计咨询 - 通用工程样片 (GES) 和量产器件之间的比特流兼容性要求 N/A N/A
51296 设计咨询 - ISE 14.2 和 Vivado 2012.2 Design Suite 版本中 7 系列包延迟时间 (Package Flight Time) 的改变 N/A N/A
51580 有关 14.1/14.2 时序分析 7 系列的答复记录 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确 N/A N/A
45781 7 系列 XADC 的设计咨询 — 使用 XADCEnhancedLinearity BitGen 选项 N/A N/A
44971 Design Advisory for 7 Series XADC - Accuracy of On Chip Reference N/A N/A
55791 面向 7 系列 FPGA 收发器向导的设计咨询:向导 v2.5 版所需的更新 N/A N/A
55366 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询:收发器向导设置非最佳的 RX 端接使用模式 N/A N/A
57193 面向 Artix-7、Kintex-7、Virtex-7、Zynq-7000 封装的设计咨询:7 系列器件的热阻值(θ-JA、θ-JB 和 θ-JC)已用更加准确的值加以更新,其中许多有显著的改变。 N/A N/A
51554 面向 Aurora 64B66B v8.1 或更早版本的设计咨询 - 内核初始化在连续 RESET 和 PMA_INIT 输入上不一致 N/A N/A
58244 7 系列 FPGA GTX 收发器的设计咨询 - DFE 模式下的 RXDFEXYDEN 端口更新 N/A N/A
59035 面向 7 系列 FPGA GTX/GTH 收发器的设计咨询 - QPLL 不支持 PCIe Gen1/Gen2 N/A N/A
62631 Design Advisory for Vivado 2014.3 - Program eFUSE Registers operation failure for 7 series and UltraScale FPGAs N/A N/A

常见问题

Xilinx 7 Series FPGA Solution Center - Top Issues

The following answer records cover current known issues related to 7 series FPGAs.

NOTE: This answer record is part of the Xilinx 7 Series FPGA Solution Center (Xilinx Answer 46370). The Xilinx 7 Series FPGA Solution Center is available to address all questions related to the 7 series FPGAs.

(Xilinx Answer 40905) - Click here to view 7 Series FPGA answer records related to common questions or known issues
(Xilinx Answer 43347) - Click here to view the Kintex-7 Initial Engineering Samples Known Issues Master Answer Record
(Xilinx Answer 45696) - Click here to view the Kintex-7 General Engineering Samples Known Issues Master Answer Record
(Xilinx Answer 43423) - Click here to view the Virtex-7 Initial Engineering Samples Known Issues Master Answer Record
(Xilinx Answer 46345) - Click here to view the Virtex-7 485T General Engineering Samples Known Issues Master Answer record