UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
UG933 包含下列信息:
“除了特别禁止交换的 LPDDR2,可使用字节和位交换来简化 PCB 布线。在进行位交换时,让所有的位均处于同一字节组以内。”
这样做的意义在于可以在一个字节内在 Zynq 和 SDRAM 之间交换引脚编号,或是交换整个字节组。
由于这些引脚在 Zynq 上是固定的,用户在 Zynq 或 Vivado 内部无法交换这些引脚。
相反,用户可能需要在电路板上为不同编号的引脚安排物理布线。
例如,如果 DDR3 引脚DQ[2]和DQ[7]可以进行交换、布线能够明显简化的情况下,就可以这样做。
如果可以,就可将 Zynq 的引脚 DQ[2]布线到存储器的引脚 DQ[7],反之亦然。
由于数据将以从 Zynq PHY 接口发送的相同方式返回,在 Zynq 和存储器之间物理交换数据线对数据不会产生影响。
Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
---|---|---|---|
53051 | Zynq-7000 AP SoC - PS DDR Controller | N/A | N/A |
AR# 46723 | |
---|---|
日期 | 10/24/2014 |
状态 | Active |
Type | 综合文章 |
器件 |
|