UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46750

Spartan-6 FPGA 设计助手:有关使用不同时钟缓冲器的详情

Description

Spartan-6 器件系列中的不同时钟缓冲器能针对各种应用支持时钟分配。本答复记录提供的信息介绍了面向 Spartan-6 器件系列中不同时钟缓冲器的相关文档所处的位置。

注:本答复记录是 Xilinx Spartan-6 FPGA 解决方案中心(Xilinx 答复 44744)的一部分。Xilinx Spartan-6 FPGA解决方案中心可解决所有与 Spartan-6 相关的问题。无论您是要使用 Spartan-6 FPGA 进行新设计还是要解决问题,请使用 Spartan-6 FPGA 解决方案中心来指导您获取相应的信息。

解决方案

Spartan-6 包含两种类型的时钟缓冲器,一种是全局时钟网络的时钟缓冲器,另一种是高速I/O 时钟网络的时钟缓冲器。

以下是全局时钟网络的缓冲器:

  • BUFG
  • BUFGCE
  • BUFGMUX
  • BUFH

BUFG/BUFGCE/BUFGMUX
BUFG/BUFGCTRL/BUFGMUX 可用于驱动全局时钟,使该时钟可以到达整个器件的逻辑。您可通过全局时钟引脚(GCLK 引脚),或从时钟管理模块(DCM 或 PLL),或本地走线(大多数情况下不推荐)抵达 BUFG 缓冲器。如欲了解有关如何使用 BUFG 缓冲器的更多详情,敬请参见 Spartan-6 时钟资源用户指南的全局时钟资源部分 (UG382):
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf

BUFH
水平时钟缓冲器 (BUFH) 能访问 HCLK 行时钟的一半。BUFH 是驱动 HCLK 行的一半的一个时钟信号。BUFH 可用于互联逻辑、SelectIO 逻辑、SDP48A1 模块或 Block RAM 资源的时钟驱动。BUFH 可通过 FPGA 互联逻辑访问或直接使用相同 HCLK 行中 DCM、PLL 或 GTP DUAL 模块的任何时钟输出进行访问。如欲了解有关如何使用 BUFG 缓冲器的更多详情,敬请参见 Spartan-6 时钟资源用户指南的全局时钟资源部分 (UG382):
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf

以下为面向高速 I/O 时钟网络的缓冲器:

  • BUFIO2
  • BUFPLL
  • BUFPLL_MCB

BUFIO2
BUFIO2 缓冲器根据用户设置可提供多种功能。就 DCM 或 PLL 使用而言,它是专用输入路由和去偏移(deskew)路径的一部分,与 DCM 和/或 PLL结合使用。此外,BUFIO2 也是面向高速 I/O 时钟的专用缓冲,可提供 IOSERDES 的时钟。在此使用情况下,它能提供分频时钟并发送 SERDES 选通脉冲。BUFIO2 只能驱动其所在半个 bank 中的 I/O,因此使用时要注意其布局。如欲了解有关如何使用 BUFG 缓冲器的更多详情,敬请参见 Spartan-6 时钟资源用户指南的全局时钟资源部分 (UG382):
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf

BUFPLL

BUFPLL 旨在用于高速 I/O 路由,可生成时钟和选通脉冲,支持 SDR 模式中的 ISERDES 和OSERDES。BUFPLL 必须由 PLL 直接进行驱动,也只能用于 SDR 模式,可连接到其所在位置 bank 中的任何 I/O。此外,当给出分频 GCLK 作为参考时,BUFPLL 还将 SERDESSTROBE 对齐到 IOCLK,并提供 LOCK 输出作为有效操作的标志。如欲了解有关如何使用 BUFG 缓冲器的更多详情,敬请参见 Spartan-6 时钟资源用户指南的全局时钟资源部分 (UG382):
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf



BUFPLL_MCB

BUFPLL_MCB 是集成型存储器控制器模块的专用资源,只能通过存储器接口生成器 (MIG) 工具使用。在一个Bank 中,一个 BUFPLL_MCB 实际采用该 bank 的两个BUFPLL来实现,因此相同的 bank 中不能使用 BUFPLL_MCB 和 BUFPLL。如欲了解有关如何使用 BUFG 缓冲器的更多详情,敬请参见 Spartan-6 时钟资源用户指南的全局时钟资源部分 (UG382):
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
44744 Spartan-6 FPGA Solution Center N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
46744 Spartan-6 FPGA Design Assistant - Designing clocking structures in Spartan-6 FPGAs N/A N/A
AR# 46750
创建日期 03/27/2012
Last Updated 01/07/2014
状态 Active
Type 综合文章
器件
  • Spartan-6 LX
  • Spartan-6 LXT
  • Spartan-6Q