UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47511

Zynq-7000, SPI - 在 MIO 上的主模式中,当 SS0 信号进行断言时,SPI 控制器本身会重置

描述

当 SPI 控制器经配置作为主控制器时,SS0 信号是输出信号。MIO/EMIO 多路复用器中尚未使用的输入信号必须保留为取消断言的状态。在使用 MIO 接口时,请将 SS0 控制器信号路由至 EMIO 接口,并将 EMIO SS0 输入信号分配至 net_vcc(这可能不是默认设置)。

解决方案

影响: 较小在主模式中它会影响 SS 0 的使用。
规避措施: 请参阅“文章详情”部分。
受影响的
配置:
通过 MIO 接口使用 SPI 控制器的系统。
受影响的器件修订版本: 敬请参考 (Xilinx 答复 47916)- Zynq-7000 AP SoC 芯片修订差异

 

  当通过 MIO 或 EMIO 进行连接时:

请不要在任何 MIO 引脚上启用 SPI SS0 信号。

2. 请在 MHS 文件中配置 EMIO SPI SS0 端口信号,以便将它作为输出,并将 SS 输入连接至 net_vcc:

  • PORT processing_system7_0_SPI0_SS_O_pin = processing_system7_0_SPI0_SS_O, DIR = O
  • PORT SPI0_SS_O = processing_system7_0_SPI0_SS_O
  • PORT SPI0_SS_I = net_vcc

注:ISE 14.1 默认设置会将 EMIO SS0 输出连接至输入,并且在控制器断言 SS 0 时,会使该控制器重置。

量产芯片的注意项:  在主模式中, 如果未使用 SS0,则将 SS0 连接至 Vcc 。这很重要,因为控制器嗅探多主控模式下的此信号,探测一个多主控模式情景;如果 SS0 处于逻辑低状态,则控制器将假定多主控模式,并发送一个Mode_Fail 中断。Vcc 不是 Vivado 2013.2 未使用 SS0 信号的默认设置。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
47916 Zynq-7000 AP SoC 器件:芯片修订差异 N/A N/A
AR# 47511
日期 10/14/2013
状态 Active
Type 设计咨询
器件
  • Zynq-7000
  • XA Zynq-7000
  • Zynq-7000Q
的页面