AR# 47514

Zynq-7000 SoC、DDR — 在退出自刷新后,DDR3 启动 DRAM 时钟的时间过早

描述

用户可编程 DDR3 控制器,实现自刷新时钟停止模式。该控制器可将时钟精确地停在 DRAM 上,但在重新启动时钟之前,它无法满足 tCKSRE 时间要求(大约 5 个时钟周期)。
要么不使用 DDR3 自刷新模式,要么提供软件确保只有在没有 DRAM 活动时才完成自刷新的启用/禁用。

解决方案

影响:
其它信息,请查看解决办法的详细段落。
解决方法::
请勿启用自刷新时钟停止模式或手动控制时钟。
受影响的配置:
在支持自刷新的 DDR3 模式下使用 PS DDR 控制器。
受影响的器件修订版本:请参考(Xilinx 答复 47916) - Zynq-7000 设计咨询主答复记录

在为 DDR3 运行启用自刷新时钟停止模式时,控制器可将时钟精确地停在 DRAM 上,但在重新启动时钟之前,它无法满足 tCKSRE 时间要求(大约 5 个时钟周期)。DDR3 时钟可在规定的延迟周期之前,快速重启。
解决方法详细信息:如果想要动态禁用 DDR3,以降低功耗,系统需要知道 DDR3 总线何时会长期处于空闲状态,并在自刷新开启时手动设置时钟停止特性。下面是相关步骤:
  • 在控制器中启用自刷新。
  • 检查 DDR 总线是否空闲。实现这一目标的一种方法是监控 DDRC 的工作模式寄存器是不是 2'b11,表示自刷新模式。
  • 在 DDRC 中通过寄存器 0x08 设置时钟停止特性。
  • 当系统感知 DDRC 的流量将恢复时,它可以重置时钟停止特性。
  • 数据传输至 DDRC 恢复时,控制器自动将 DRAM 从自刷新中带出。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
53051 Zynq-7000 SoC - PS DDR Controller N/A N/A
AR# 47514
日期 05/23/2018
状态 Active
Type 设计咨询
器件