DDR I/O 缓存 (DDRIOB) DCI 阻抗调整模式 (slcr.DDRIOB_DCI_CTRL [UPDATE_CONTROL]) 应根据 TRM v1.5 或更高版本第 10 章的校准表来设置。
| }影响: | 轻微 |
| 解决方法： | 无。 |
| 受影响的配置： | DDR 在 PS 中的系统。 |
| 受影响的器件版本： | 请参考（Xilinx 答复 47916） - Zynq-7000 SoC 芯片修订版差异。 |
2013 年 1 月：slcr.DDRIOB_DCI_CTRL.UPDATE_CONTROL 必须针对 DCI 工作设置为‘0’，这允许 VRN/VRP 对参考电阻器进行采样。
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 47916 | Zynq-7000 AP SoC Devices - Silicon Revision Differences | N/A | N/A |
| AR# 47521 | |
|---|---|
| 日期 | 06/13/2018 |
| 状态 | Active |
| Type | 设计咨询 |
| 器件 | |