UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
我们对隐私政策进行了一些重要更改。
了解更多有关 Xilinx 加速云服务合作伙伴的信息
Xilinx 技术产品展示
文档导航器 立即下载
社区论坛 立即登录
立即下载 Xilinx Go Mobile App !
忘记 用户名或密码?
Xilinx 新用户？创建帐号
一经登录,表示您同意 Xilinx 使用条款和隐私政策。
DDRIOB 具有 DCI 状态机问题，不能动态确定适当阻抗匹配的设置。这将导致 DDR2/DDR3 输入终止以及 LPDDR2 输出驱动强度与 DCI 参考电阻器不匹配。
影响：低
解决办法：无
受到影响的配置：使用 DDR 内存控制器（DDR2、DDR3 和 LPDDR2）的系统
受到影响的器件修订版：参考 Zynq-7000 SoC — 设计咨询主要答复记录（Xilinx 答复 47916）。