2. 技术支持
  3. AR# 47560: Zynq-7000 SoC, APU - DAP 控制器对 DBGPRSR 或 DBGOSLSR 的读访问会生成非预期的未定义异常

AR# 47560

Zynq-7000 SoC, APU - DAP 控制器对 DBGPRSR 或 DBGOSLSR 的读访问会生成非预期的未定义异常

描述

当 CP14 读取命令在控制/状态 DbgSwEnable bit 设置=0 时访问 DBGPRSR 或 DBGOSLSR 寄存器，系统会生成非预期的 UNDEF 异常，甚至在特权模式下。 

用户可在读取某寄存器之前设置DbgSwEnable bit = 1 ，然后在完成读取操作时设置 bit = 0 。

解决方案

影响:

很小。DBGPRSR 和 DBGOSLSR 寄存器主要用于在不支持的断电序列间调试。

解决方法：:

用户可在读取某寄存器之前设置DbgSwEnable bit = 1 ，然后在完成读取操作时设置 bit = 0 。

受影响的配置：

使用一个或两个 ARM 处理器的系统。

受影响的器件修订版本：全部. 无计划修复. 参考 (Xilinx Answer 47916) - Zynq-7000 SoC 芯片版本差异。

影响详情

DBGPRSR 和 DBGOSLSR 寄存器可用于从断电到加电的调试流程。 但是，不支持断电/加电功能。

注：DbgSwEnable bit 位于控制/状态字缓存器。DAP 控制器可访问此寄存器和 DBGPRSR/DBGOSLSR 寄存器。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
47916 Zynq-7000 SoC 器件：芯片修订差异 N/A N/A
AR# 47560
日期 05/25/2018
状态 Active
Type 设计咨询
器件