UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47564

Zynq-7000 SoC、DDR — I/O 缓冲器不支持外部 VREF

描述

DDR I/O 缓冲器 (DDRIOB) 使用差分输入接收器,对此接收器的一个输入可连接至数据输入,而另一个则可连接至一个叫做 VREF 的电压参考引脚(设置为 DDR VCC I/O 电压的一半)。

VREF 需要从内部电压电源提供,因为不支持 DDRIOB 的外部 VREF 特性。

解决方案

影响:
很小。使用内部 VREF 参考。
解决方法::
使用内部 VREF 参考,请查看解决方案部分,了解更多详情。
配置
受影响的:
使用 PS DDR 内存控制器的系统。
受影响的器件修订版本:参考 (Xilinx Answer 47916) 
 
使用内部 VREF 特性。要启用内部 VREF:
  • 请将 DDRIOB_DDR_CTRL.VREF_EXT_EN 设置为 00(将 I/O 与外部信号断开)
  • 根据 DDR 标准将 DDRIOB_DDR_CTRL.VREF_SEL 设置为适当的电压设置。(VREF = Vcco_ddr / 2)
  • 将 DDRIOB_DDR_CTRL.VREF_INT_EN 设置为 1,启用内部 VREF 生成器
AR# 47564
日期 05/25/2018
状态 Active
Type 设计咨询
器件
  • Zynq-7000
的页面