UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47569

Zynq-7000 SoC、引导 — PS-PL AXI 接口在 BootROM 完成时启用

描述

BootROM 完成后,PS 和 PL 之间的 AXI 接口启用。软件必须在 FSBL 执行的早期断言 AXI 接口重置。 

软件必须始终使用适当的重置及配置过程启动 PL AXI 接口。

解决方案

影响:可忽略不计。您不应该假定 AXI 接口已启用,并始终在配置和启动 PL 时使用适当的流程。

解决方法:在早期第一阶段引导加载程序时将 SLCR.FPGA_RST_CTRL 寄存器恢复至其复位值。

受影响配置:全部。

受到影响的器件修订版:参考(Xilinx 答复 47916)— Zynq-7000 SoC 芯片修订版差异。

在早期第一阶段引导加载程序时将 SLCR.FPGA_RST_CTRL 寄存器恢复至其复位值。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
47916 Zynq-7000 SoC 器件:芯片修订差异 N/A N/A
AR# 47569
日期 05/25/2018
状态 Active
Type 设计咨询
器件
  • Zynq-7000
  • XA Zynq-7000
  • Zynq-7000Q
的页面