描述

LPDDR2 模式的 DDR 控制器在正常运行过程中不会发出自动长／短校准指令 (ZQCL/ZQCS) 。 

校准在 DDR 初始化阶段完成，但温度和电压通常会随时间的变化而变化，校准必须定期执行。 

软件必须发布显式 ZQ 校准命令，才能保持 DRAM I/O 缓存的峰值性能。

解决方案

影响详情

在正常运行过程中，温度和电压会发生变化。 

不发出校准命令，可能会由于温度和电压变化产生的阻抗容限损失而导致数据眼移动。

这可能导致数据损坏。Xilinx 器件驱动程序针对这个问题提供了解决方法。

解决方法详情

这个问题的解决方法是通过为 DRAM 使用 MRW 接口的软件控制，手动发布周期性 ZQCL/ZQCS 命令。这是通过在 DRC.ERRATA ITEM 源中写入 APB 寄存器 reg_ddrc_mr_data 的方式提供的。