UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47576

Zynq-7000 SoC、DDR — LPDDR2 模式下不支持自动 ZQ 校准

描述

LPDDR2 模式的 DDR 控制器在正常运行过程中不会发出自动长/短校准指令 (ZQCL/ZQCS) 。 

校准在 DDR 初始化阶段完成,但温度和电压通常会随时间的变化而变化,校准必须定期执行。 

软件必须发布显式 ZQ 校准命令,才能保持 DRAM I/O 缓存的峰值性能。

解决方案

影响:

很小。支持一个解决方法。

解决方法:

手动发出周期性 ZQCL/ZQCS 命令。

受影响的配置:

LPDDR2 模式下使用 PS DDR 存储器控制器的系统。

受影响的器件修订版本:

请参考(Xilinx 答复 47916) - Zynq-7000 设计咨询主答复记录


影响详情

在正常运行过程中,温度和电压会发生变化。 

不发出校准命令,可能会由于温度和电压变化产生的阻抗容限损失而导致数据眼移动。

这可能导致数据损坏。Xilinx 器件驱动程序针对这个问题提供了解决方法。

解决方法详情

这个问题的解决方法是通过为 DRAM 使用 MRW 接口的软件控制,手动发布周期性 ZQCL/ZQCS 命令。这是通过在 DRC.ERRATA ITEM 源中写入 APB 寄存器 reg_ddrc_mr_data 的方式提供的。

AR# 47576
日期 06/13/2018
状态 Active
Type 设计咨询
器件
  • Zynq-7000
的页面