AR# 47579

Zynq-7000 SoC、SPI — 主模式设置时序和 SPI 参考时钟周期

在主模式下运行 SPI 接口时，MI 的设置时序取决于 SPI 参考时钟周期。它常常等于一个参考时钟周期。

影响：	轻微.只要满足新的设置要求就能确保不出问题。
解决方法：:	只要在设计电路板之前已知参考时钟的值且设置时序等于参考时钟可能最慢的周期，就不会有任何问题。
受影响的配置：	主模式下使用 SPI 控制器的系统。
受影响的器件修订版本：	请参考（Xilinx 答复 47916） - Zynq-7000 SoC 芯片修订版差异。

注：

SPI_REF_CLK 时钟频率必须大于 CPU_1x 时钟频率。

对于 GES 器件，SPI_REF_CLK 时钟频率必须小于或等于 125 MHz。
对于生产器件，SPI_REF_CLK 时钟频率必须小于或等于 200 MHz。

请确保您的最终设计符合这些约束条件。

本答复记录是否对您有帮助？

Answer Number	问答标题	问题版本	已解决问题的版本
47916	Zynq-7000 SoC 器件：芯片修订差异	N/A	N/A

的页面