UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
LPDDR2 模式下的 DDR 控制器在退出自刷新操作后不发出 ZQCL 校准命令。
虽然这不是 DRAM JEDEC 规范所要求的,但一些厂商希望能在退出自刷新后、并在任何其它存储器请求被处理之前发出 ZQCL 命令。
这个问题的解决方法就是当 LPDDR2 器件在自刷新模式下时软件定期手动发出 ZQCS 命令。
影响: | 较小,敬请参考解决方法详情。 |
规避措施: |
软件定期发出 ZQSC 命令。 |
受影响的配置: |
LPDDR2 模式下使用 DDR 存储器控制器的系统。 |
受影响的器件修订版本: | 参见(Xilinx 答复 47916)——Zynq-7000 AP SoC 芯片修订差异。 |
描述详情
PS DDR 控制器在退出自刷新操作后不发出 ZQCL 校准命令。
ZQ 校准命令用于根据进程、温度和电压校准 LPDDR2 输出驱动程序。
虽然这不是 DRAM JEDEC 规范所要求的,但一些厂商(如 Micron)希望能在退出自刷新后、并在任何其它存储器请求被处理之前发出 ZQCL 命令。
影响详情
不发出校准命令,可能会由于温度和电压变化产生的阻抗容限损失而导致数据眼移动。
这可能导致数据损坏。Xilinx 器件驱动程序针对这个问题提供了解决方法。
解决方法详情
这个问题的解决方法就是当 LPDDR2 器件在自刷新模式下时软件定期手动发出 ZQCS 命令。
通过 DRAM MRW 接口,将 reg_ddrc_mr_data 写入 DDR 控制器寄存器,从而实现这一目的。
如启用温度降低特性,还需采取额外步骤:
Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
---|---|---|---|
47916 | Zynq-7000 AP SoC 器件:芯片修订差异 | N/A | N/A |
AR# 47582 | |
---|---|
日期 | 11/18/2014 |
状态 | Active |
Type | 设计咨询 |
器件 |
|