2. 技术支持
  3. AR# 47582: Zynq-7000 SoC, DDR – 在 LPDDR2 模式下，在退出自刷新后不发出 ZQCL 命令。

AR# 47582

|

Zynq-7000 SoC, DDR – 在 LPDDR2 模式下，在退出自刷新后不发出 ZQCL 命令。

描述

LPDDR2 模式下的 DDR 控制器在退出自刷新操作后不发出 ZQCL 校准命令。

虽然这不是 DRAM JEDEC 规范所要求的，但一些厂商希望能在退出自刷新后、并在任何其它存储器请求被处理之前发出 ZQCL 命令。

这个问题的解决方法就是当 LPDDR2 器件在自刷新模式下时软件定期手动发出 ZQCS 命令。

解决方案

影响：

较小，敬请参考解决方法详情。

规避措施：

软件定期发出 ZQSC 命令。

受影响的配置：

LPDDR2 模式下使用 DDR 存储器控制器的系统。

受影响的器件修订版本：

参考 (Xilinx Answer 47916) - Zynq-7000 SoC 芯片版本差异。


描述详情

PS DDR 控制器在退出自刷新操作后不发出 ZQCL 校准命令。 

ZQ 校准命令用于根据进程、温度和电压校准 LPDDR2 输出驱动程序。 

虽然这不是 DRAM JEDEC 规范所要求的，但一些厂商（如 Micron）希望能在退出自刷新后、并在任何其它存储器请求被处理之前发出 ZQCL 命令。

影响详情

不发出校准命令，可能会由于温度和电压变化产生的阻抗容限损失而导致数据眼移动。 

这可能导致数据损坏。Xilinx 器件驱动程序针对这个问题提供了解决方法。

解决方法详情

这个问题的解决方法就是当 LPDDR2 器件在自刷新模式下时软件定期手动发出 ZQCS 命令。 

通过 DRAM MRW 接口，将 reg_ddrc_mr_data 写入 DDR 控制器寄存器，从而实现这一目的。


如启用温度降低特性，还需采取额外步骤：

  1. 在进入自刷新模式之前禁用 temp_derating。
  2. 在进入自刷新模式之前设置reg_ddrc_dis_dq bit = 1（禁用存储器命令的 CAM 去排队）。
  3. 退出自刷新后启用 temp_derating。
  4. 通过软件发出降低请求。
  5. 设置reg_ddrc_dis_dq bit = 0并允许正常流量恢复。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
47916 Zynq-7000 AP SoC Devices - Silicon Revision Differences N/A N/A
AR# 47582
日期 06/13/2018
状态 Active
Type 设计咨询
器件
People Also Viewed