本答复记录包含一系列关于 Zynq-7000 SoC 勘误表项目的答复记录。
这些 Zynq-7000 修订文档可在以下路径找到: Zynq-7000 产品支持和文档页面 (注明有限发布的除外)。
下表中:在分辨率标题下,“已解决”说明该问题在一个或多个量产器件中不存在。
“TBD”表示此问题正在接受评估,或者正在尝试解决。
“无解决计划”表示用户应认为此问题不会得到解决。
在受影响器件标题下,每列反映一个或多个芯片器件的状态:
“X”代表该项目可应用于芯片。“na”说明该问题不适用。
注意:本答复记录 (AR) 和个别答复记录中的信息是非正式的,并且试图提供准确和完整的信息。
答复记录中的所有信息都可能有更改,以纠正错误,提高质量,反应开发过程中的变化等。
敬请参见适用于每款 Zynq 器件的适当的勘误表文件 (EN)。
关键的Zynq链接:产品页面 | 解决方案中心 | 文档 | 开发板 | PetaLinux
答复记录参考/链接 | 类别、问题标题 | 分辨率 | 受影响的器件 | ||
Z-7020 CES | Z-7045 CES | 生产 | |||
Boot IOP | |||||
(Xilinx 答复 44330) | NAND 启动宽度限制为 8 位 | 已解决 | X | na | na |
(Xilinx 答复 47571) | FSBL 黄金映像搜索可能已失败 | 已解决 | X | na | na |
(Xilinx 答复 47572) | 如果 NAND 启动映像出现问题或受损时,BootROM 可能会挂起 | 已解决 | X | na | na |
(Xilinx 答复 47573) | BootROM 会使启动器件 I/O 接口信号浮动 | 已解决 | X | na | na |
(Xilinx 答复 47593) | 在 NOR 启动期间,BootROM 无意中对 MIO 引脚 2 和引脚 14 进行了配置 | 已解决 | X | X | na |
(Xilinx 答复 47594) | 在 NOR 启动期间,MIO 引脚 1 被设为地址位 25 | 已解决 | X | X | na |
(Xilinx 答复 47595) | 在 Quad-SPI 启动期间,以 64 kB 方式执行双 SS 8 位(双 4 位)并行镜像搜索 | 已解决 | X | X | na |
(Xilinx 答复 47597) | Micron 8Gb(片上 ECC)NAND 器件不工作 | 已解决 | X | X | na |
(Xilinx 答复 47598) | 经过面向 Quad-SPI x8 和 SRAM/NOR的首个 16MB 后,BootROM 停止搜索启动镜像 | 已解决 | X | X | na |
(Xilinx 答复 51907) | SDIO Boot 运行在较低的频率和数据宽度上 | 已解决 | X | X | na |
(Xilinx 答复 52014) | Quad-SPI MIO 引脚 8 在启动中无意被启用了 | 已解决 | X | X | na |
(Xilinx 答复 52016) | SDIO 启动模式无意中在 MIO 引脚 0 上使用了 Card Detect | 已解决 | X | na | na |
Boot Sys | |||||
(Xilinx 答复 47567) | 当从 JTAG 启动时,CPU1 的程序计数器 (PC) 指向无效地址 | 已解决 | X | na | na |
(Xilinx 答复 47568) | BootROM 错误代码不唯一 | 已解决 | X | na | na |
(Xilinx 答复 47569) | 在完成 BootROM 后启用了 PS-PL AXI 接口 | 已解决 | X | na | na |
(Xilinx 答复 47570) | 在完成 BootROM 后未锁定 SLCR 寄存器 | 已解决 | X | na | na |
(Xilinx 答复 47574) | 在发生 ErrorLockDown 时,MIO 引脚不为三级引脚 | 已解决 | X | na | na |
(Xilinx 答复 47588) | 不支持 MultiBoot | 已解决 | X | X | na |
(Xilinx 答复 47599) | JTAG Boot 模式不支持独立的 JTAG | 已解决 | X | X | na |
(Xilinx 答复 52012) | INIT_B 引脚不表明启动错误状态 | 已解决 | X | X | na |
(Xilinx 答复 52013) | 在 POR 启动期间断言的 PS_SRST_B 不会导致安全锁定 | 已解决 | X | X | na |
(Xilinx 答复 52030) | 复位原因机制不使用 slcr.REBOOT_STATUS 寄存器 | 已解决 | X | X | na |
(Xilinx 答复 55329) | BootROM 128-KB CRC自检不受支持 | 已解决 | X | X | na |
时钟 | |||||
(Xilinx 答复 47525) | 系统时钟的软重置,不会一致性地将时钟分频器重置为默认值 | 已解决 | X | na | na |
调试 | |||||
(Xilinx 答复 47527) | 软件可能无法辨别 ITM 和 FTM 帧 | 已解决 | X | na | na |
(Xilinx 答复 52022) | 系统调试复位不能正常工作 | 已解决 | X | X | na |
器件 ID | |||||
(Xilinx 答复 47317) | PS 系列 IDCODE 值出错 | 已解决 | X | na | na |
DDR | |||||
(Xilinx 答复 47512) | LPDDR2 动态时钟停止太快地进行了重启 | 已解决 | X | X | na |
(Xilinx 答复 47514) | 在退出自刷新后,DDR3 过早地启动了 DRAM 时钟 | 已解决 | X | na | na |
(Xilinx 答复 47516) | 控制器处理 STREX 指令有误 | 已解决 | X | na | na |
(Xilinx 答复 47521) | 不支持 DCI 安静模式操作 | 已解决 | X | na | na |
(Xilinx 答复 47522) | DCI 不运作 | 已解决 | X | na | na |
(Xilinx 答复 47564) | DDR I/O 缓冲器 (DDRIOB) 不支持外部 VREF | 已解决 | X | na | na |
(Xilinx 答复 47576) | LPDDR2 模式不支持 ZQ 自动校准 | 已解决 | X | X | na |
(Xilinx 答复 47580) | 不支持 LPDDR2 每个库刷新 | 无计划修复 | X | X | X |
(Xilinx 答复 47581) | 当读取操作在 128 DDR 时钟周期内执行 MRW 时出现问题 | 无计划修复 | X | X | X |
(Xilinx 答复 47582) | 在 LPDDR2 模式中,当退出自刷新后无法执行 ZQCL 命令 | 已解决 | X | na | na |
(Xilinx 答复 52021) | 读取 Gate Training 值在 Slice 3 中不可靠 | 已解决 | X | X | na |
(Xilinx 答复 64258) | 启用 ECC 时,CHE_CORR_ECC_ADDR_REG_OFFSET 寄存器可能会报告错误的列地址 | 无计划修复 | X | X | X |
GigE | |||||
(Xilinx 答复 52019) | 以太网 TxDMA 可能会挂起 | 已解决 | X | X | na |
(Xilinx 答复 52025) | 由控制器接收的单播和广播暂停帧未被滤波掉 | 无计划修复 | X | X | X |
(Xilinx 答复 52026) | 退避时间比标准要求更进一步 | 无计划修复 | X | X | X |
(Xilinx 答复 52027) | VLAN 标签支持最大为 1536 字节的数据包 | 无计划修复 | X | X | X |
(Xilinx 答复 52028) | 当产生大量接收资源错误时可能出现接收路径锁死 | 无计划修复 | X | X | X |
互连 | |||||
(Xilinx 答复 47484) | 当 AXI_HP 访问 OCM 和 DDR 时,会出现死锁现象 | 已解决 | X | na | na |
(Xilinx 答复 47544) | CPU/ACP 流量很大时,OCM 互联开关会发生互斥等待 | 已解决 | X | X | na |
可编程逻辑 | |||||
(Xilinx 答复 47578) | 无法正常执行通过 DevC 接口的位流的 PL 读回操作 | 已解决 | X | X | na |
(Xilinx 答复 51123) | 不支持由 POST_CRC=ENABLE 启用的 SEU 读回 | 已解决 | X | na | na |
功耗 | |||||
(Xilinx 答复 47592) | 静态功耗要比报告的值大 | 已解决 | X | X | na |
SPI / Quad-SPI | |||||
(Xilinx 答复 47511) | MIO 上的 SPI 主模式在 SS0 信号断言时会复位控制器 | 已解决 | X | na | na |
(Xilinx 答复 47575) | Quad-SPI 和 SPI RxFIFO 非空状态不能及时更新 | 无计划修复 | X | X | X |
(Xilinx 答复 47577) | Quad-SPI - 线性寻址模式中的控制器可能在高负载系统中会挂起 | 已解决 | X | na | na |
(Xilinx 答复 47579) | SPI 主模式下设置时序取决于 SPI 参考时钟周期 | 已解决 | X | na | na |
(Xilinx 答复 47596) | Quad-SPI 控制器不会驱动在 SPI 数据阶段不活动的 HOLD_B | 已解决 | X | na | na |
(Xilinx 答复 52015) | Quad-SPI 寄存器 LPBK_DLY_ADJ 必须手动置 0 | 已解决 | X | X | na |
(Xilinx 答复 60978) | 当使用自动 CS 和 2 分频波特率时,QSPI 控制器报告在双并行配置下闪存存储器的错误繁忙状态。 | 无计划修复 | X | X | X |
SDIO | |||||
(Xilinx 答复 47529) | SD 功能寄存器显示了错误的 Max_Block_Length 值 | 已解决 | X | na | na |
(Xilinx 答复 47531) | ADMA2 模式突发事务处理调整和长度要求 | 无计划修复 | X | X | X |
(Xilinx 答复 47532) | 可避免互联挂起的软件复位序列 | 无计划修复 | X | X | X |
(Xilinx 答复 47533) | 如果自动 CMD12 被激活,会错误发布第二个 CMD12 | 无计划修复 | X | X | X |
(Xilinx 答复 47534) | 当 Abort CMD 发布时,将无法正确释放 ADMA2 模式 | 无计划修复 | X | X | X |
(Xilinx 答复 47535) | 在完成 CMD13 之前转移全部断言 | 无计划修复 | X | X | X |
(Xilinx 答复 47536) | 当 CMD19 处于进程中,无法正确处理 CMD13 | 无计划修复 | X | X | X |
(Xilinx 答复 47537) | ADMA2 读取会破坏 PIO 模式下的写入数据 | 已解决 | X | na | na |
(Xilinx 答复 52020) | CMD17 可能无法完成 | 已解决 | X | X | na |
(Xilinx 答复 52023) | 控制器不等待 74 个时钟周期即发出 CMD0。 | 已解决 | X | X | na |
安全 | |||||
(Xilinx 答复 47530) | PL 会在整个复位周期内保持配置 | 已解决 | X | na | na |
(Xilinx 答复 47565) | 不支持安全引导功能 | 已解决 | X | X | na |
(Xilinx 答复 47566) | 无法在 BootROM 完成前访问 JTAG 链 | 已解决 | X | na | na |
(Xilinx 答复 52017) | BootROM 切换期间的寄存器初始化在非法地址上不会出错 | 已解决 | X | X | na |
信号 | |||||
(Xilinx 答复 47873) | GPIO 可观察到 MIO 接口信号逻辑电平 | 已解决 | X | na | na |
(Xilinx 答复 47874) | EMIO 上 SDIO 三态使能信号的极性有错误 | 已解决 | X | na | na |
SMC | |||||
(Xilinx 答复 47517) | 带 ECC 的 NAND 可能不会撤销数据处理中的 CS | 无计划修复 | X | X | X |
(Xilinx 答复 47518) | 潜在的 SRAM/NOR 数据错误 | 无计划修复 | X | X | X |
(Xilinx 答复 47519) | 带 ECC 的 NAND 会遗漏单个位错误和一些双位错误 | 已解决 | X | X | na |
(Xilinx 答复 47520) | NAND ECC 状态寄存器会错误地报告时钟周期错误 | 无计划修复 | X | X | X |
(Xilinx 答复 61637) | SMC 并行 (SRAM/NOR) 接口并未为 64 MB 存储正确断言 CS0 | 无计划修复 | X | X | X |
(Xilinx 答复 61638) | SMC 并行 (SRAM/NOR) 接口地址位 25 对于 64 MB 存储可逆变 | 无计划修复 | X | X | X |
定时器 | |||||
(Xilinx 答复 47545) | 全局计时器能为相同事件发送两个中断 | 无计划修复 | X | X | X |
USB | |||||
(Xilinx 答复 47538) | 当会话失效时,设备模式下的 OTG 不会生成端口更改中断 | 无计划修复 | X | X | X |
(Xilinx 答复 47539) | 在端口进入挂起状态前断言暂停位 | 无计划修复 | X | X | X |
(Xilinx 答复 47540) | 软件复位后的首个 SOF 会被破坏 | 无计划修复 | X | X | X |
(Xilinx 答复 47541) | 在硬件主机模式下,NYET 会减少 NAK 计数器 | 无计划修复 | X | X | X |
(Xilinx 答复 47543) | ULPI 视口对扩展地址无效 | 无计划修复 | X | X | X |
(Xilinx 答复 51121) | 添加 dTD 到待发的端点可能不被认可。 | 已解决 | X | X | na |
应用处理单元(APU) | |||||
(Xilinx 答复 47546) | 处理器可能在非对齐访问交叉页面边界的第二部分失去观察点 | 无计划修复 | X | X | X |
(Xilinx 答复 47547) | ASID 变更会造成错误的 MMU 解读 | 无计划修复 | X | X | X |
(Xilinx 答复 47548) | 可能无法确保相同存储器位置的正确读取顺序 | 无计划修复 | X | X | X |
(Xilinx 答复 47549) | 当相同高速缓存线同时被 CPU 和 ACP 访问时,SMP 模式下会发生系统死锁 | 无计划修复 | X(1) | X(1) | X(1) |
(Xilinx 答复 47550) | 可能无法在内部共享存储区域通过 MVA 对高速缓存线进行维护操作 | 无计划修复 | X | X | X |
(Xilinx 答复 47551) | 在性能监视事件 0x0C 和 0x0D 中执行了 ISB 指令计数 | 无计划修复 | X | X | X |
(Xilinx 答复 47552) | 尚未将 ARM MainID 寄存器的别名指定给 APB 上的调试接口 | 无计划修复 | X | X | X |
(Xilinx 答复 47553) | 在载入/存储操作终止后,当指令写入到 ITR 时,系统会中断 ARM 调试操作 | 无计划修复 | X | X | X |
(Xilinx 答复 47554) | 调试程序计数器采样 (DBGPCSR) 寄存器格式错误 | 无计划修复 | X | X | X |
(Xilinx 答复 47555) | 在非缓存读取操作时,可能报告了两次不准确的终止操作 | 无计划修复 | X | X | X |
(Xilinx 答复 47556) | 在相同的缓存线中出现重复的 CPU 存储指令会造成存储延迟显示 | 无计划修复 | X | X | X |
(Xilinx 答复 47557) | 不支持流水线高级粘滞位 | 无计划修复 | X | X | X |
(Xilinx 答复 47558) | 未分配的存储器提示指令会生成未定义的异常,而不是作为 NOP | 无计划修复 | X | X | X |
(Xilinx 答复 47559) | MRC 和 MCR 指令将不计入 0x68 事件中。 | 无计划修复 | X | X | X |
(Xilinx 答复 47560) | DAP 控制器对 DBGPRSR 或 DBGOSLSR 的读访问会生成非预期的未定义异常 | 无计划修复 | X | X | X |
(Xilinx 答复 47561) | SO 和 Dev 读取功能的高优先级会造成 可缓存的读取事务出现 QoS 问题 | 无计划修复 | X | X | X |
(Xilinx 答复 47562) | 连续的写流程会造成相同存储器区域的读取操作终止 | 无计划修复 | X | X | X |
(Xilinx 答复 47563) | 二级缓存控制器会通过偏移设置为 23 的 4 KB 边界执行预取操作 | 无计划修复 | X | X | X |
(Xilinx 答复 47584) | 可能甚至在禁用的数据缓存中分配 PLD 指令 | 无计划修复 | X | X | X |
(Xilinx 答复 47585) | ISB 指令无法确保启用/禁用跟踪的调试启用访问权限的可视性 | 无计划修复 | X | X | X |
(Xilinx 答复 47586) | 对终止存储器区域的预测性缓存读取清除了内部独占监控,会导致活锁 | 无计划修复 | X | X | X |
(Xilinx 答复 47587) | 始终报告 BTAC 和 GHB 的奇偶校验错误,无论奇偶校验启用位设置如何 | 无计划修复 | X | X | X |
(Xilinx 答复 51122) | 严格顺序写入后的 LDREX 可能导致处理器锁死 | 无计划修复 | X | X | X |
(Xilinx 答复 52031) | 数据缓存维护操作中止,随后为 ISB,之间没有任何 DSB,这可能会导致锁死 | 无计划修复 | X | X | X |
(Xilinx 答复 52032) | DMB 短回路可能导致试图执行 CP15 广播操作的另一个处理器上的服务拒绝 | 无计划修复 | X | X | X |
(Xilinx 答复 52033) | 禁用 MMU 的投机性指令取出可能不符合架构要求 | 无计划修复 | X | X | X |
(Xilinx 答复 52034) | 到不可缓存、可共享正常存储器区的写请求可能被执行两次,这就会导致软件同步问题 | 无计划修复 | X | X | X |
(Xilinx 答复 52035) | 更新转换项,移动页面映射,可能错误导致意外的转换故障 | 无计划修复 | X | X | X |
(Xilinx 答复 52036) | CPU 性能监控器事件 0x0A 可能两次计算 LDM PC ^ 指令 | 无计划修复 | X | X | X |
(Xilinx 答复 55018) | 虚假事件 0x63,STREX 通过,可能在 LDREX 上报告 | 无计划修复 | X | X | X |
(Xilinx 答复 55325) | 始终被处理器写入的一级缓存行一致性请求可能出现服务拒绝 | 无计划修复 | X | X | X |
(Xilinx 答复 55326) | 页面一级缓存最后一行的branch-to-self指令可能导致服务拒绝。 | 无计划修复 | X | X | X |
(Xilinx 答复 55327) | CPU 中的 Write Context ID 事件在读取访问时更新 | 无计划修复 | X | X | X |
(Xilinx 答复 55328) | DBGPRSR粘性复位状态位被 CPU 调试复位设为 1,而不是被 CPU 非调试复位设置。 | 无计划修复 | X | X | X |
(Xilinx 答复 65545) | 在极为罕见的定时情况下,由于另一个高速缓存线路完全被写入,L1 数据高速缓存驱出的污染高速缓存线路可能会出现数据损坏情况。 | 无计划修复 | X | X | X |
(1) Dual-A9 器件。
注:仅针对于 Z-7020 9921 ESLAB 器件
(Xilinx 答复 47590),“ADC片上电压参考不准确”——本勘误项只影响 Z-7020 9921 ESLAB器件(最早的样片)。
CES 器件和任何量产器件类型都不受影响。
修订历史::
2016 年 11 月
2015 年10月
2015 年 1 月
2014年9月
2014 年 8 月
7 月 2014 日
2013年9月
2013 年 6 月/7 月
May 2013
2013 年 4 月
2013 年 3 月
2013年2月
2012 年 12 月
2012年10月
Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
---|---|---|---|
56195 | Zynq-7000 SoC 设计咨询:适用于 ES 芯片的设计为什么现在不能通过生产芯片启动? | N/A | N/A |
AR# 47916 | |
---|---|
日期 | 05/25/2018 |
状态 | Active |
Type | 设计咨询 |
器件 |