UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx -灵活应变.万物智能.
  2. 技术支持
  3. AR# 47916: Zynq-7000 SoC 器件：芯片修订差异

AR# 47916

Zynq-7000 SoC 器件：芯片修订差异

描述

本答复记录包含一系列关于 Zynq-7000 SoC 勘误表项目的答复记录。

解决方案

这些 Zynq-7000 修订文档可在以下路径找到： Zynq-7000 产品支持和文档页面 （注明有限发布的除外）。

  • Zynq-7000 SoC XC7Z020 CES 勘误表 EN208，-0 到 85 摄氏度
  • Zynq-7000 SoC XC7Z020 CES9910 勘误表 EN209，-40 到 100 摄氏度，限量发布
  • Zynq-7000 SoC XC7Z020 CES9925 勘误表 EN210，-0 到 100 摄氏度
  • Zynq-7000 SoC XC7Z045 CES 勘误表 EN220，-0 到 85 摄氏度
  • Zynq-7000 SoC XC7Z045 CES9910 勘误表 EN228，-40 到 100 摄氏度
  • Zynq-7000 SoC XC7Z045 CES9925 勘误表 EN229，-0 到 100 摄氏度
  • Zynq-7000 SoC 生产勘误表 EN247，所有温度范围
  • Zynq-7000Q SoC 生产勘误表, EN256
  • Zynq-7000XA SoC 生产勘误表, EN257

下表中：在分辨率标题下，“已解决”说明该问题在一个或多个量产器件中不存在。

“TBD”表示此问题正在接受评估，或者正在尝试解决。

“无解决计划”表示用户应认为此问题不会得到解决。

在受影响器件标题下，每列反映一个或多个芯片器件的状态：

“X”代表该项目可应用于芯片。“na”说明该问题不适用。

注意：本答复记录 (AR) 和个别答复记录中的信息是非正式的，并且试图提供准确和完整的信息。

答复记录中的所有信息都可能有更改，以纠正错误，提高质量，反应开发过程中的变化等。

敬请参见适用于每款 Zynq 器件的适当的勘误表文件 (EN)。

关键的Zynq链接：产品页面 | 解决方案中心 | 文档 | 开发板 | PetaLinux

 

答复记录参考/链接类别、问题标题分辨率受影响的器件
Z-7020 CESZ-7045 CES生产
Boot IOP
(Xilinx 答复 44330)NAND 启动宽度限制为 8 位已解决Xna na
(Xilinx 答复 47571)FSBL 黄金映像搜索可能已失败已解决Xnana
(Xilinx 答复 47572)如果 NAND 启动映像出现问题或受损时，BootROM 可能会挂起已解决Xnana
(Xilinx 答复 47573)BootROM 会使启动器件 I/O 接口信号浮动已解决Xnana
(Xilinx 答复 47593)在 NOR 启动期间，BootROM 无意中对 MIO 引脚 2 和引脚 14 进行了配置 已解决XXna
(Xilinx 答复 47594)在 NOR 启动期间，MIO 引脚 1 被设为地址位 25已解决XXna
(Xilinx 答复 47595)在 Quad-SPI 启动期间，以 64 kB 方式执行双 SS 8 位（双 4 位）并行镜像搜索已解决XXna
(Xilinx 答复 47597)Micron 8Gb（片上 ECC）NAND 器件不工作已解决XXna
(Xilinx 答复 47598)经过面向 Quad-SPI x8 和 SRAM/NOR的首个 16MB 后，BootROM 停止搜索启动镜像已解决XXna
(Xilinx 答复 51907)SDIO Boot 运行在较低的频率和数据宽度上已解决XXna
(Xilinx 答复 52014)Quad-SPI MIO 引脚 8 在启动中无意被启用了已解决XXna
(Xilinx 答复 52016)SDIO 启动模式无意中在 MIO 引脚 0 上使用了 Card Detect已解决Xnana
Boot Sys
(Xilinx 答复 47567)当从 JTAG 启动时，CPU1 的程序计数器 (PC) 指向无效地址已解决Xnana
(Xilinx 答复 47568)BootROM 错误代码不唯一已解决Xnana
(Xilinx 答复 47569)在完成 BootROM 后启用了 PS-PL AXI 接口已解决Xnana
(Xilinx 答复 47570)在完成 BootROM 后未锁定 SLCR 寄存器已解决Xnana
(Xilinx 答复 47574)在发生 ErrorLockDown 时，MIO 引脚不为三级引脚已解决Xnana
(Xilinx 答复 47588)不支持 MultiBoot 已解决XXna
(Xilinx 答复 47599)JTAG Boot 模式不支持独立的 JTAG已解决XXna
(Xilinx 答复 52012)INIT_B 引脚不表明启动错误状态已解决XXna
(Xilinx 答复 52013)在 POR 启动期间断言的 PS_SRST_B 不会导致安全锁定已解决XXna
(Xilinx 答复 52030)复位原因机制不使用 slcr.REBOOT_STATUS 寄存器已解决XXna
(Xilinx 答复 55329)BootROM 128-KB CRC自检不受支持 已解决XXna
时钟
(Xilinx 答复 47525)系统时钟的软重置，不会一致性地将时钟分频器重置为默认值已解决Xna na
调试
(Xilinx 答复 47527)软件可能无法辨别 ITM 和 FTM 帧已解决Xnana
(Xilinx 答复 52022)系统调试复位不能正常工作已解决XXna
器件 ID
(Xilinx 答复 47317)PS 系列 IDCODE 值出错已解决Xnana
DDR
(Xilinx 答复 47512)LPDDR2 动态时钟停止太快地进行了重启已解决XXna
(Xilinx 答复 47514)在退出自刷新后，DDR3 过早地启动了 DRAM 时钟已解决Xnana
(Xilinx 答复 47516)控制器处理 STREX 指令有误已解决Xnana
(Xilinx 答复 47521)不支持 DCI 安静模式操作已解决Xnana
(Xilinx 答复 47522)DCI 不运作已解决Xnana
(Xilinx 答复 47564)DDR I/O 缓冲器 (DDRIOB) 不支持外部 VREF已解决Xnana
(Xilinx 答复 47576)LPDDR2 模式不支持 ZQ 自动校准已解决XXna
(Xilinx 答复 47580)不支持 LPDDR2 每个库刷新无计划修复XXX
(Xilinx 答复 47581)当读取操作在 128 DDR 时钟周期内执行 MRW 时出现问题无计划修复XXX
(Xilinx 答复 47582)在 LPDDR2 模式中，当退出自刷新后无法执行 ZQCL 命令已解决Xna
na
(Xilinx 答复 52021)读取 Gate Training 值在 Slice 3 中不可靠已解决XXna
(Xilinx 答复 64258)
启用 ECC 时，CHE_CORR_ECC_ADDR_REG_OFFSET 寄存器可能会报告错误的列地址无计划修复XXX
GigE
(Xilinx 答复 52019)以太网 TxDMA 可能会挂起 已解决XXna
(Xilinx 答复 52025)由控制器接收的单播和广播暂停帧未被滤波掉无计划修复XXX
(Xilinx 答复 52026)退避时间比标准要求更进一步无计划修复XXX
(Xilinx 答复 52027)VLAN 标签支持最大为 1536 字节的数据包无计划修复XXX
(Xilinx 答复 52028)当产生大量接收资源错误时可能出现接收路径锁死无计划修复XXX
互连
(Xilinx 答复 47484)当 AXI_HP 访问 OCM 和 DDR 时，会出现死锁现象已解决Xnana
(Xilinx 答复 47544)CPU/ACP 流量很大时，OCM 互联开关会发生互斥等待 已解决XXna
可编程逻辑
(Xilinx 答复 47578)无法正常执行通过 DevC 接口的位流的 PL 读回操作已解决XXna
(Xilinx 答复 51123)不支持由 POST_CRC=ENABLE 启用的 SEU 读回已解决Xnana
功耗
(Xilinx 答复 47592)静态功耗要比报告的值大 已解决X Xna
SPI / Quad-SPI
(Xilinx 答复 47511)MIO 上的 SPI 主模式在 SS0 信号断言时会复位控制器已解决Xnana
(Xilinx 答复 47575)Quad-SPI 和 SPI RxFIFO 非空状态不能及时更新无计划修复XXX
(Xilinx 答复 47577)Quad-SPI - 线性寻址模式中的控制器可能在高负载系统中会挂起已解决Xnana
(Xilinx 答复 47579)SPI 主模式下设置时序取决于 SPI 参考时钟周期已解决Xnana
(Xilinx 答复 47596)Quad-SPI 控制器不会驱动在 SPI 数据阶段不活动的 HOLD_B已解决Xnana
(Xilinx 答复 52015)Quad-SPI 寄存器 LPBK_DLY_ADJ 必须手动置 0已解决XXna
(Xilinx 答复 60978)当使用自动 CS 和 2 分频波特率时，QSPI 控制器报告在双并行配置下闪存存储器的错误繁忙状态。无计划修复XXX
SDIO
(Xilinx 答复 47529)SD 功能寄存器显示了错误的 Max_Block_Length 值已解决Xnana
(Xilinx 答复 47531)ADMA2 模式突发事务处理调整和长度要求无计划修复XXX
(Xilinx 答复 47532)可避免互联挂起的软件复位序列无计划修复XXX
(Xilinx 答复 47533)如果自动 CMD12 被激活，会错误发布第二个 CMD12无计划修复XXX
(Xilinx 答复 47534)当 Abort CMD 发布时，将无法正确释放 ADMA2 模式无计划修复XXX
(Xilinx 答复 47535)在完成 CMD13 之前转移全部断言无计划修复XXX
(Xilinx 答复 47536)当 CMD19 处于进程中，无法正确处理 CMD13无计划修复XXX
(Xilinx 答复 47537)ADMA2 读取会破坏 PIO 模式下的写入数据已解决Xnana
(Xilinx 答复 52020)CMD17 可能无法完成已解决XXna
(Xilinx 答复 52023)控制器不等待 74 个时钟周期即发出 CMD0。已解决XXna
安全
(Xilinx 答复 47530)PL 会在整个复位周期内保持配置已解决Xnana
(Xilinx 答复 47565)不支持安全引导功能已解决XXna
(Xilinx 答复 47566)无法在 BootROM 完成前访问 JTAG 链已解决Xnana
(Xilinx 答复 52017)BootROM 切换期间的寄存器初始化在非法地址上不会出错已解决XXna
信号
(Xilinx 答复 47873)GPIO 可观察到 MIO 接口信号逻辑电平已解决Xnana
(Xilinx 答复 47874)EMIO 上 SDIO 三态使能信号的极性有错误已解决Xnana
SMC
(Xilinx 答复 47517)带 ECC 的 NAND 可能不会撤销数据处理中的 CS无计划修复XXX
(Xilinx 答复 47518)潜在的 SRAM/NOR 数据错误无计划修复XXX
(Xilinx 答复 47519)带 ECC 的 NAND 会遗漏单个位错误和一些双位错误已解决XXna
(Xilinx 答复 47520)NAND ECC 状态寄存器会错误地报告时钟周期错误无计划修复XXX
(Xilinx 答复 61637)SMC 并行 (SRAM/NOR) 接口并未为 64 MB 存储正确断言 CS0 无计划修复XXX
(Xilinx 答复 61638)SMC 并行 (SRAM/NOR) 接口地址位 25 对于 64 MB 存储可逆变 无计划修复XXX
定时器
(Xilinx 答复 47545)全局计时器能为相同事件发送两个中断无计划修复X XX
USB
(Xilinx 答复 47538)当会话失效时，设备模式下的 OTG 不会生成端口更改中断无计划修复XXX
(Xilinx 答复 47539)在端口进入挂起状态前断言暂停位无计划修复XXX
(Xilinx 答复 47540)软件复位后的首个 SOF 会被破坏无计划修复XXX
(Xilinx 答复 47541)在硬件主机模式下，NYET 会减少 NAK 计数器无计划修复XXX
(Xilinx 答复 47543)ULPI 视口对扩展地址无效无计划修复XXX
(Xilinx 答复 51121)添加 dTD 到待发的端点可能不被认可。已解决XXna
应用处理单元(APU)
(Xilinx 答复 47546)处理器可能在非对齐访问交叉页面边界的第二部分失去观察点无计划修复XXX
(Xilinx 答复 47547)ASID 变更会造成错误的 MMU 解读无计划修复XXX
(Xilinx 答复 47548)可能无法确保相同存储器位置的正确读取顺序无计划修复XXX
(Xilinx 答复 47549)当相同高速缓存线同时被 CPU 和 ACP 访问时，SMP 模式下会发生系统死锁
无计划修复X(1)X(1)X(1)
(Xilinx 答复 47550)可能无法在内部共享存储区域通过 MVA 对高速缓存线进行维护操作无计划修复XXX
(Xilinx 答复 47551)在性能监视事件 0x0C 和 0x0D 中执行了 ISB 指令计数无计划修复XXX
(Xilinx 答复 47552)尚未将 ARM MainID 寄存器的别名指定给 APB 上的调试接口无计划修复XXX
(Xilinx 答复 47553)在载入/存储操作终止后，当指令写入到 ITR 时，系统会中断 ARM 调试操作无计划修复XXX
(Xilinx 答复 47554)调试程序计数器采样 (DBGPCSR) 寄存器格式错误无计划修复XXX
(Xilinx 答复 47555)在非缓存读取操作时，可能报告了两次不准确的终止操作无计划修复XXX
(Xilinx 答复 47556)在相同的缓存线中出现重复的 CPU 存储指令会造成存储延迟显示无计划修复XXX
(Xilinx 答复 47557)不支持流水线高级粘滞位无计划修复XXX
(Xilinx 答复 47558)未分配的存储器提示指令会生成未定义的异常，而不是作为 NOP无计划修复XXX
(Xilinx 答复 47559)MRC 和 MCR 指令将不计入 0x68 事件中。无计划修复XXX
(Xilinx 答复 47560)DAP 控制器对 DBGPRSR 或 DBGOSLSR 的读访问会生成非预期的未定义异常无计划修复XXX
(Xilinx 答复 47561)SO 和 Dev 读取功能的高优先级会造成 可缓存的读取事务出现 QoS 问题无计划修复XXX
(Xilinx 答复 47562)连续的写流程会造成相同存储器区域的读取操作终止无计划修复XXX
(Xilinx 答复 47563)二级缓存控制器会通过偏移设置为 23 的 4 KB 边界执行预取操作无计划修复XXX
(Xilinx 答复 47584)可能甚至在禁用的数据缓存中分配 PLD 指令无计划修复XXX
(Xilinx 答复 47585)ISB 指令无法确保启用/禁用跟踪的调试启用访问权限的可视性无计划修复XXX
(Xilinx 答复 47586)对终止存储器区域的预测性缓存读取清除了内部独占监控，会导致活锁无计划修复XXX
(Xilinx 答复 47587)始终报告 BTAC 和 GHB 的奇偶校验错误，无论奇偶校验启用位设置如何无计划修复XXX
(Xilinx 答复 51122)严格顺序写入后的 LDREX 可能导致处理器锁死无计划修复XXX
(Xilinx 答复 52031)数据缓存维护操作中止，随后为 ISB，之间没有任何 DSB，这可能会导致锁死 无计划修复XXX
(Xilinx 答复 52032)DMB 短回路可能导致试图执行 CP15 广播操作的另一个处理器上的服务拒绝 无计划修复XXX
(Xilinx 答复 52033)禁用 MMU 的投机性指令取出可能不符合架构要求无计划修复XXX
(Xilinx 答复 52034)到不可缓存、可共享正常存储器区的写请求可能被执行两次，这就会导致软件同步问题无计划修复XXX
(Xilinx 答复 52035)更新转换项，移动页面映射，可能错误导致意外的转换故障 无计划修复XXX
(Xilinx 答复 52036)CPU 性能监控器事件 0x0A 可能两次计算 LDM PC ^ 指令无计划修复XXX
(Xilinx 答复 55018)虚假事件 0x63，STREX 通过，可能在 LDREX 上报告 无计划修复XXX
(Xilinx 答复 55325)始终被处理器写入的一级缓存行一致性请求可能出现服务拒绝无计划修复XXX
(Xilinx 答复 55326)页面一级缓存最后一行的branch-to-self指令可能导致服务拒绝。无计划修复XXX
(Xilinx 答复 55327)CPU 中的 Write Context ID 事件在读取访问时更新无计划修复XXX
(Xilinx 答复 55328)DBGPRSR粘性复位状态位被 CPU 调试复位设为 1，而不是被 CPU 非调试复位设置。无计划修复XXX
(Xilinx 答复 65545)在极为罕见的定时情况下，由于另一个高速缓存线路完全被写入，L1 数据高速缓存驱出的污染高速缓存线路可能会出现数据损坏情况。无计划修复XXX

(1) Dual-A9 器件。

注：仅针对于 Z-7020 9921 ESLAB 器件

（Xilinx 答复 47590），“ADC片上电压参考不准确”——本勘误项只影响 Z-7020 9921 ESLAB器件（最早的样片）。

CES 器件和任何量产器件类型都不受影响。

修订历史：:

2016 年 11 月

  • 更新量产栏标题
  • 为 47549 添加说明

2015 年10月

  • DDR: 64258 加至表中
  • APU: 65545 加入表中

2015 年 1 月

  • I2C: 63025 和 63245 添加至表

2014年9月

  • I2C: 61861 添加至表

2014 年 8 月

  • I2C: 添加多表输入

7 月 2014 日

  • 更新 AR#47575 的受影响器件列表
  • 添加关键的 Zynq 链接到解决方案

2013年9月

  • 添加 Z-7015 到表格的量产列
  • 添加关键的 Zynq 链接到解决方案

2013 年 6 月/7 月

  • 添加 Z-7030 和 Z-7100 到表格的生产列
  • SDIO：52023添加回表中（错误删除）

May 2013

  • Boot Sys: 52030, 55329 加入表中
  • APU: 55325, 55326, 55327, 55328 加入表中
  • USB：51121 链接纠正（51123 不正确）
  • 勘误数据的更新列表

2013 年 4 月

  • USB: 51123 加入表中

2013 年 3 月

  • 从表中删除 XADC 问题，但在表末尾留下说明 1（已编辑）。
  • 新增 7 个 APU 项目：52031、52032、52033、52034、52035、52036、55018
  • 更改器件索引为使用 Z-7NNN 格式（不是 7zNNN）。
  • 表中新增量产器件 Z-7010 和 Z-7045

2013年2月

  • 针对 7z020 量产芯片进行更新
  • 更正 47575 为“已解决”
  • GigE: 添加 4 个答复记录： 52025, 52026, 52027, and 52028
  • XADC：删除 51124（更改数据手册规范）
  • APU：表中新增 51122（原表中缺失）
  • IOP Boot：52016 更改为在 7z045 CES 中已解决

2012 年 12 月

  • XADC：47590（仅影响 CES9921 ESLAB 器件——最早的样片），（标题删除“和温度”）
  • DDR：47521（标题用“持续”替换“安静”）。
  • DDR：47522（影响所有 DDR 模式，不仅仅是 LPDDR2）。

2012年10月

  • 将启动部分分为 Boot IOP 和 Boot Sys，新增 16 个答复记录：
  • Boot IOP: 47597, 47598, 51907, 52014, 52016
  • Boot Sys: 47599, 52012, 52013, PL: 51123
  • Debug: 52022, * DDR: 52021, * GigE: 52019
  • Quad-SPI: 52015, * SDIO: 52020, * Security: 52017

链接问答记录

子答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
51121 Zynq-7000 SoC、USB — 为启动端点添加一个 dTD 可能不会获得认可 N/A N/A
51122 Zynq-7000 SoC、APU — LDREX 之前绝对有序的写入可能会使处理器陷入死锁 N/A N/A
52023 Zynq-7000 SoC、引导 IOP — SD 卡控制器没有等到 74 个时钟周期就发出 CMD0 N/A N/A
52025 Zynq-7000 SoC、GigE — 控制器接收的单播和广播暂停帧没有被过滤掉 N/A N/A
47597 Zynq-7000 SoC, Boot IOP - Micron 8Gb (on-die ECC) NAND 器件不工作 N/A N/A
52026 Zynq-7000 SoC、GigE — 退避时间高于标准要求 N/A N/A
52027 Zynq-7000 SoC、GigE — 多达 1536 字节的数据包允许标记为 VLAN N/A N/A
47521 Zynq-7000 SoC、DDR — 不支持 DCI 静音模式工作 N/A N/A
52028 Zynq-7000 SoC、GigE — 生成大量接收资源错误时，可能会出现接收路径锁定问题 N/A N/A
47565 Zynq-7000 SoC, 安全 - 不支持安全启动功能 N/A N/A
47520 Zynq-7000 SoC、SMC — NAND ECC 状态寄存器可能会错误地报告一个时钟周期的故障 N/A N/A
47568 Zynq-7000 SoC, Boot Sys - BootROM 错误代码不是唯一的 N/A N/A
52030 Zynq-7000 SoC、引导系统 — 重置原因机制不使用 slcr.REBOOT_STATUS 寄存器 N/A N/A
52031 Zynq-7000 SoC, APU - 数据缓存维护操作中止，随后为 ISB，之间没有任何 DSB，这可能会导致锁死 N/A N/A
52032 Zynq-7000 SoC, APU - 带有 DMB 指示的短回路可能导致试图执行 CP15 广播操作的另一个处理器上的服务拒绝 N/A N/A
52034 Zynq-7000 SoC, APU - A write request to Uncacheable, Shareable normal memory region might be executed twice, possibly causing a software synchronization issue N/A N/A
52036 Zynq-7000 SoC, APU - CPU 性能监控器事件 0x0A 可能两次计算 LDM PC ^ 指令 N/A N/A
55018 Zynq-7000 SoC、APU — “STREX 通过”寄生事件 0x63 可能会通过 LDREX 指令报告。 N/A N/A
52035 Zynq-7000 SoC, APU - 更新转换项，移动页面映射，可能错误导致意外的转换故障 N/A N/A
52033 Zynq-7000 SoC、APU — 禁用 MMU 的投机性指令可能不符合架构要求 N/A N/A
55325 Zynq-7000 SoC, APU - 始终被处理器写入的一级缓存行一致性请求可能出现服务拒绝 N/A N/A
55326 Zynq-7000 SoC, APU - 页面一级缓存最后一行的 branch-to-self 指令可能导致服务拒绝。 N/A N/A
55327 Zynq-7000 SoC，APU — CPU 中的 Write Context ID 事件在读取访问时更新 N/A N/A
55328 Zynq-7000 SoC, APU - DBGPRSR粘性复位状态位被 CPU 调试复位设为 1，而不是被 CPU 非调试复位设置。 N/A N/A
47561 Zynq-7000 SoC、APU - SO 和 Dev 读取高优先级特性可能导致可缓存读取事务处理的 QoS 问题 N/A N/A
47539 Zynq-7000 SoC、USB - 在端口进入暂停状态之前，暂停位被置位 N/A N/A
47538 Zynq-7000 SoC, USB - 当会话失效时，设备模式不会生成端口更改中断 N/A N/A
47581 Zynq-7000 SoC、DDR PS - 当在 MRW 后的 128 个 DDR 时钟周期内执行时，读取操作出现故障 N/A N/A
47518 Zynq-7000 SoC, SMC - 潜在的 SRAM/NOR 数据错误 N/A N/A
47551 Zynq-7000, APU - ISB Instruction Is Counted In Performance Monitor Events 0x0C and 0x0D N/A N/A
47547 Zynq-7000 SoC、APU - ASID 转换完成后，可能发生错误的 MMU 转换 N/A N/A
55539 Zynq-7000 SoC — 勘误解决方法应对措施 N/A N/A
55518 Zynq-7000 SoC, Known Processor and L2-cache Issues - Arm CortexA9 Processor Errata Items List N/A N/A
47552 Zynq-7000 SoC、APU - ARM MainID 寄存器在 APB 上不作为调试接口的别名。 N/A N/A
47553 Zynq-7000, APU - ARM Debug Execution Stalls When An Instruction Is Written To The ITR Following An Aborted Load/Store N/A N/A
47554 Zynq-7000, APU - Debug Program Counter Sampling (DBGPCSR) Register Format Is Incorrect N/A N/A
47558 Zynq-7000 SoC、APU — 未分配内存提示指令可能会生成一个未定义异常，而未作为 NOP 处理 N/A N/A
47541 Zynq-7000 SoC，USB — 在高速主机模式下，NYET 可缩减 NAK 计数器。 N/A N/A
47586 Zynq-7000 SoC, APU - 对终止存储器区域的预测性缓存读取清除了内部独占监控，会导致活锁 N/A N/A
47536 Zynq-7000 SoC, SDIO - 当 CMD19 在进程中时，未妥善处理 CMD13 N/A N/A
47531 Zynq-7000 SoC，SDIO — DMA 突发事务处理对齐与长度要求 N/A N/A
47534 Zynq-7000 SoC, SDIO - 当发送异常终止命令时，ADMA2 模式无法正常发布 N/A N/A
55329 Zynq-7000 SoC，Boot Sys — 不支持 BootROM 128KB CRC 自检 N/A N/A
47578 Zynq-7000 SoC, DevC — 无法执行通过 DevC 接口所实现位流的 PL 读回操作 N/A N/A
47545 Zynq-7000 SoC、定时器 — 全局定时器可针对相同事件发送两个中断信息 N/A N/A
47559 Zynq-7000 SoC, APU - MRC 和 MCR 指令未计入事件 0x68 N/A N/A
47560 Zynq-7000 SoC, APU - DAP 控制器对 DBGPRSR 或 DBGOSLSR 的读访问会生成非预期的未定义异常 N/A N/A
47548 Zynq-7000 SoC，APU-不确保对相同内存位置的读访问排序。 N/A N/A
47573 Zynq-7000 SoC, Boot - BootROM 浮动 Boot Device I/O 接口信号 N/A N/A
47557 Zynq-7000 SoC、APU — 不支持 Sticky Pipeline Advance 位 N/A N/A
47549 Zynq-7000 SoC, APU - 当相同高速缓存线同时被 CPU 和 ACP 访问时，SMP 模式下会发生系统死锁 N/A N/A
47584 Zynq-7000 SoC, APU – PLD 指令可能在禁用数据缓存中分配 N/A N/A
47582 Zynq-7000 SoC, DDR – 在 LPDDR2 模式下，在退出自刷新后不发出 ZQCL 命令。 N/A N/A
47519 Zynq-7000 SoC，SMC — 支持 ECC 功能的 NAND 会漏掉单位元错误和部分双位元错误 N/A N/A
47569 Zynq-7000 SoC、引导 — PS-PL AXI 接口在 BootROM 完成时启用 N/A N/A
47555 Zynq-7000 SoC，APU — 不精确终止在非高速缓存读取时会报告两次 N/A N/A
47563 Zynq-7000 SoC，APU — 当偏移设定为 23 时，L2 高速缓存控制器会跨越 4 KB 边界进行预取 N/A N/A
47874 Zynq-7000 SoC，信号 — EMIO 上的 SDIO 三态启用信号具有错误极性 N/A N/A
47579 Zynq-7000 SoC、SPI — 主模式设置时序和 SPI 参考时钟周期 N/A N/A
47511 Zynq-7000, SPI - 在 MIO 上的主模式中，当 SS0 信号进行断言时，SPI 控制器本身会重置(仅面向 ES 芯片) N/A N/A
47556 Zynq-7000 SoC, APU - 在相同的缓存线中出现重复的 CPU 存储指令会造成存储延迟显示 N/A N/A
47580 Zynq-7000 SoC、DDR — 不支持 LPDDR2 每个库刷新 N/A N/A
52013 Zynq-7000 SoC、引导系统 — 在 POR 引导过程中断言的 PS_SRST_B 不会带来安全锁定 N/A N/A
47588 Zynq-7000 SoC, Boot - 不支持 MultiBoot 功能 N/A N/A
47537 Zynq-7000 SoC, SDIO – ADMA2 模式读取破坏 PIO 模式写入的数据 N/A N/A
59366 Zynq-7000 SoC, I2C - 标准模式下运行频率超过 90kHz 违反 tHD; STA 时序要求 N/A N/A
60694 Zynq-7000 SoC, I2C - Fast 模式下运行频率超过 384kHz 违反 tBUF; STA 时序要求 N/A N/A
60695 Zynq-7000 SoC、I2C - I2C 重复启动时缺少仲裁 N/A N/A
60693 Zynq-7000 SoC, I2C - Fast 模式下运行频率超过 384kHz 违反 tLOW; STA 时序要求 N/A N/A
47575 Zynq-7000 SoC, SPI/QSPI - RxFIFO 非空状态没有及时被更新。 N/A N/A
61861 Zynq-7000 SoC, I2C - Zynq PS I2C 控制器中缺少毛刺滤波器实现方案 N/A N/A
63245 Zynq-7000 SoC 的设计咨询、I2C — PS I2C 从监控器模式可能会锁定 I2C 总线 N/A N/A
63025 面向 Zynq-7000 SoC , I2C 的设计咨询 - 从机接收器模式下的 I2C 事务处理损坏 N/A N/A
65545 Zynq-7000 SoC、APU — 在极为罕见的定时情况下，由于另一个高速缓存线路完全被写入，L1 数据高速缓存驱出的污染高速缓存线路可能会出现数据损坏情况 N/A N/A
64258 Zynq-7000 SoC、PS DDRC — 启用 ECC 时，CHE_CORR_ECC_ADDR_REG_OFFSET 寄存器可能会报告错误的列地址 N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
56195 Zynq-7000 SoC 设计咨询：适用于 ES 芯片的设计为什么现在不能通过生产芯片启动？ N/A N/A
AR# 47916
日期 05/25/2018
状态 Active
Type 设计咨询
器件
  • Zynq-7000
  • XA Zynq-7000
  • Zynq-7000Q
的页面