本答复记录包含 Zynq-7000 AP SoC 勘误表项目的相关答复记录列表。
如欲获取 Zynq-7000 勘误表文档，敬请访问 Zynq-7000 产品支持和文档页面（标有“限量发布”的部分除外）。
在下表中：在解决方案标题下，“已解决”说明该问题在一个或多个量产器件中不存在。
“TBD”表示此问题正在接受评估，或者正在尝试解决。
“无计划修复”表示用户应假定此问题不会得到解决。
在“受影响器件”标题下，每列反映一个或多个芯片器件的状态：
“X”代表该项目可应用于芯片。“na”说明该问题不适用。
注意：本答复记录 (AR) 和个别答复记录中的信息均为非正式信息，仅作尝试提供准确且完整的信息之用。
答复记录中的所有信息均有可能发生更改，以纠正错误、提高信息准确性和完整性、反映开发工作中的更改等。
敬请参阅适用于每款 Zynq 器件的对应勘误表文档 (EN)。
关键 Zynq 链接：产品页面 | 解决方案中心 | 文档 | 开发板 | PetaLinux
| 答复记录参考/链接 | 类别、问题标题 | 解决方案 | 受影响器件 | ||
| Z-7020 CES | Z-7045 CES | Z-7010、Z-7015、 | |||
| 启动 IOP | |||||
| （赛灵思答复记录 44330） | NAND 启动宽度限制为 8 位 | 已解决 | X | na | na |
| （赛灵思答复记录 47571） | FSBL 黄金镜像搜索可能已失败 | 已解决 | X | na | na |
| （赛灵思答复记录 47572） | 如果 NAND 启动镜像出现问题或受损，bootROM 可能会挂起 | 已解决 | X | na | na |
| （赛灵思答复记录 47573） | bootROM 会使启动器件 I/O 接口信号浮动 | 已解决 | X | na | na |
| （赛灵思答复记录 47593） | 在 NOR 启动期间，bootROM 无意中对 MIO 管脚 2 和管脚 14 进行了配置 | 已解决 | X | X | na |
| （赛灵思答复记录 47594） | 在 NOR 启动期间，MIO 管脚 1 被设为地址位 25 | 已解决 | X | X | na |
| （赛灵思答复记录 47595） | 在 QSPI 启动期间，在 64 kB 步骤中执行双 SS 8 位（双 4 位）并行镜像搜索 | 已解决 | X | X | na |
| （赛灵思答复记录 47597） | Micron 8Gb（片上 ECC）NAND 器件不工作 | 已解决 | X | X | na |
| （赛灵思答复记录 47598） | 搜索 QSPI x8 和 SRAM/NOR 的前 16 MB 后，bootROM 停止搜索启动镜像 | 已解决 | X | X | na |
| （赛灵思答复记录 51907） | SDIO 启动运行时频率较低且数据宽度较小 | 已解决 | X | X | na |
| （赛灵思答复记录 52014） | 在启动期间无意中启用了 QSPI MIO 管脚 8 | 已解决 | X | X | na |
| （赛灵思答复记录 52016） | SDIO 启动模式无意中在 MIO 管脚 0 上使用了卡检测 (Card Detect) | 已解决 | X | na | na |
| 启动系统 | |||||
| （赛灵思答复记录 47567） | 当从 JTAG 启动时，CPU 1 的程序计数器 (PC) 指向无效地址 | 已解决 | X | na | na |
| （赛灵思答复记录 47568） | bootROM 错误代码不唯一 | 已解决 | X | na | na |
| （赛灵思答复记录 47569） | bootROM 完成时启用了 PS-PL AXI 接口 | 已解决 | X | na | na |
| （赛灵思答复记录 47570） | bootROM 完成时未锁定 SLCR 寄存器 | 已解决 | X | na | na |
| （赛灵思答复记录 47574） | 发生 ErrorLockDown 时，MIO 管脚并未处于三态 | 已解决 | X | na | na |
| （赛灵思答复记录 47588） | 多重启动 (MultiBoot) 功能不受支持。 | 已解决 | X | X | na |
| （赛灵思答复记录 47599） | JTAG 启动模式下不支持独立 JTAG | 已解决 | X | X | na |
| （赛灵思答复记录 52012） | INIT_B 管脚未表明启动错误状态 | 已解决 | X | X | na |
| （赛灵思答复记录 52013） | 在 POR 启动期间断言 PS_SRST_B 有效不会导致安全锁定 | 已解决 | X | X | na |
| （赛灵思答复记录 52030） | 复位原因机制不使用 slcr.REBOOT_STATUS 寄存器 | 已解决 | X | X | na |
| （赛灵思答复记录 55329） | bootROM 128-KB CRC 自检不受支持 | 已解决 | X | X | na |
| 时钟 | |||||
| （赛灵思答复记录 47525） | 系统时钟的软复位不会将时钟分频器一致复位为默认值 | 已解决 | X | na | na |
| 调试 | |||||
| （赛灵思答复记录 47527） | 软件可能无法辨别 ITM 和 FTM 帧 | 已解决 | X | na | na |
| （赛灵思答复记录 52022） | 系统调试复位不能正常工作 | 已解决 | X | X | na |
| 器件 ID | |||||
| （赛灵思答复记录 47317） | PS 系列 IDCODE 值出错 | 已解决 | X | na | na |
| DDR | |||||
| （赛灵思答复记录 47512） | LPDDR2 动态时钟停止过快重启 | 已解决 | X | X | na |
| （赛灵思答复记录 47514） | 在退出自刷新后，DDR3 过早启动 DRAM 时钟 | 已解决 | X | na | na |
| （赛灵思答复记录 47516） | 控制器处理 STREX 指令有误 | 已解决 | X | na | na |
| （赛灵思答复记录 47521） | DCI 安静模式操作不受支持 | 已解决 | X | na | na |
| （赛灵思答复记录 47522） | DCI 不能正常工作 | 已解决 | X | na | na |
| （赛灵思答复记录 47564） | DDR I/O 缓存 (DDRIOB) 不支持外部 VREF | 已解决 | X | na | na |
| （赛灵思答复记录 47576） | LPDDR2 模式下，不支持 ZQ 自动校准 | 已解决 | X | X | na |
| （赛灵思答复记录 47580） | 不支持 LPDDR2 逐一刷新每个 bank | 无计划修复 | X | X | X |
| （赛灵思答复记录 47581） | 在 128 个 DDR 时钟周期内完成 MRW 后执行读取操作时出错 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47582） | 在 LPDDR2 模式下，退出自刷新后无法执行 ZQCL 命令 | 已解决 | X | X | na |
| （赛灵思答复记录 52021） | 在 slice 3 中，读取的门控训练 (Gate Training) 值不可靠 | 已解决 | X | X | na |
| 千兆以太网 | |||||
| （赛灵思答复记录 52019） | 以太网 TxDMA 可能会挂起 | 已解决 | X | X | na |
| （赛灵思答复记录 52025） | 由控制器接收的单播和广播暂停帧未被滤波掉 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52026） | 退避时间比标准要求更激进 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52027） | VLAN 标签支持最大为 1536 字节的数据包 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52028） | 当产生大量接收资源错误时可能出现接收路径锁死 | 无计划修复 | X | X | X |
| 互连 | |||||
| （赛灵思答复记录 47484） | 当 AXI_HP 访问 OCM 和 DDR 时，会出现死锁现象 | 已解决 | X | na | na |
| （赛灵思答复记录 47544） | CPU/ACP 流量过大时，OCM 互连开关会发生匮乏 | 已解决 | X | X | na |
| 可编程逻辑 | |||||
| （赛灵思答复记录 47578） | 无法通过 DevC 接口正常执行比特流的 PL 回读操作 | 已解决 | X | X | na |
| （赛灵思答复记录 51123） | 不支持通过 POST_CRC=ENABLE 启用 SEU 回读 | 已解决 | X | na | na |
| 功耗 | |||||
| （赛灵思答复记录 47592） | 静态功耗要比报告的值大 | 已解决 | X | X | na |
| SPI / QSPI | |||||
| （赛灵思答复记录 47511） | 在 SS0 信号断言有效时，MIO 上的 SPI 主模式会将控制器复位 | 已解决 | X | na | na |
| （赛灵思答复记录 47575） | QSPI 和 SPI RxFIFO 非空状态不能及时更新 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47577） | QSPI 控制器在高负载系统中可能在线性寻址模式下挂起 | 已解决 | X | na | na |
| （赛灵思答复记录 47579） | SPI 主模式下建立时间时序取决于 SPI 参考时钟周期 | 已解决 | X | na | na |
| （赛灵思答复记录 47596） | 在 SPI 数据阶段，QSPI 控制器不会将 HOLD_B 驱动至无效 | 已解决 | X | na | na |
| （赛灵思答复记录 52015） | QSPI 寄存器 LPBK_DLY_ADJ 必须手动设置为 0 | 已解决 | X | X | na |
| （赛灵思答复记录 60978） | 当使用自动 CS 和 2 分频波特率时，QSPI 控制器报告的闪存存储器（双并行配置）状态有误。 | 无计划修复 | X | X | X |
| SDIO | |||||
| （赛灵思答复记录 47529） | SD 功能寄存器显示的 Max_Block_Length 值错误 | 已解决 | X | na | na |
| （赛灵思答复记录 47531） | ADMA2 模式突发传输事务对齐和长度要求 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47532） | 通过软复位序列避免互连挂起 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47533） | 如果启用 Auto CMD12，可能误发二次 CMD12 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47534） | 发出 Abort CMD 时，无法正确释放 ADMA2 模式 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47535） | 由于 CMD13 导致完成繁忙 (Completing Busy) 前即断言传输完成有效 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47536） | 执行 CMD19 的过程中无法正确处理 CMD13 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47537） | ADMA2 读取会导致使用 PIO 模式写入的数据损坏 | 已解决 | X | na | na |
| （赛灵思答复记录 52020） | CMD17 可能无法完成 | 已解决 | X | X | na |
| （赛灵思答复记录 52023） | 控制器发出 CMD0 前等待的时间未满 74 个时钟周期。 | 已解决 | X | X | na |
| 安全性 | |||||
| （赛灵思答复记录 47530） | PL 会在整个复位周期内保持配置不变 | 已解决 | X | na | na |
| （赛灵思答复记录 47565） | 安全启动功能不受支持 | 已解决 | X | X | na |
| （赛灵思答复记录 47566） | JTAG 链在 bootROM 完成前即可访问 | 已解决 | X | na | na |
| （赛灵思答复记录 52017） | bootROM 交接期间的寄存器初始化在非法地址上不会报错 | 已解决 | X | X | na |
| 信号 | |||||
| （赛灵思答复记录 47873） | GPIO 可观测到 MIO 接口信号逻辑级数 | 已解决 | X | na | na |
| （赛灵思答复记录 47874） | EMIO 上 SDIO 三态使能信号的极性错误 | 已解决 | X | na | na |
| SMC | |||||
| （赛灵思答复记录 47517） | 含 ECC 的 NAND 在数据传输事务间可能不会断言 CS 无效 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47518） | 潜在的 SRAM/NOR 数据错误 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47519） | 含 ECC 的 NAND 会遗漏单比特错误和部分双比特错误 | 已解决 | X | X | na |
| （赛灵思答复记录 47520） | NAND ECC 状态寄存器会误报单时钟周期错误 | 无计划修复 | X | X | X |
| （赛灵思答复记录 61637） | SMC 并行 (SRAM/NOR) 接口针对 64 MB 存储器无法正确断言 CS0 有效 | 无计划修复 | X | X | X |
| （赛灵思答复记录 61638） | SMC 并行 (SRAM/NOR) 接口地址位 25 针对 64 MB 存储器发生反相 | 无计划修复 | X | X | X |
| 定时器 | |||||
| （赛灵思答复记录 47545） | 全局计时器能为相同事件发送两个中断 | 无计划修复 | X | X | X |
| USB | |||||
| （赛灵思答复记录 47538） | 当会话失效时，器件模式下的 OTG 不会生成端口更改中断 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47539） | 在端口进入暂挂状态前，暂挂位即已断言有效 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47540） | 软件复位后的首个 SOF 会被破坏 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47541） | 在 HS 主机模式下，NYET 会递减 NAK 计数器值 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47543） | ULPI 视口对扩展地址无效 | 无计划修复 | X | X | X |
| （赛灵思答复记录 51121） | 可能无法识别出向首端点 (Primed Endpoint) 添加的 dTD。 | 已解决 | X | X | na |
| 应用处理单元 (APU) | |||||
| （赛灵思答复记录 47546） | 在跨页边界的未对齐访问的第二部分上，处理器可能错过观察点 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47547） | ASID 切换后可能会发生 MMU 转换错误 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47548） | 可能无法确保按正确顺序对相同存储器位置执行读取访问 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47549） | 当 CPU 和 ACP 访问相同缓存行时，SMP 模式下可能发生系统死锁 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47550） | 在内部可共享存储器区域内，MVA 可能无法成功完成缓存行维护操作 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47551） | 在性能监控事件 0x0C 和 0x0D 中，会对 ISB 指令进行计数 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47552） | ARM MainID 寄存器别名尚未设置为 APB 上的调试接口 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47553） | 发生加载/存储异常中止后向 ITR 写入指令时，Arm 调试执行发生停滞 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47554） | 调试程序计数器采样 (DBGPCSR) 寄存器格式错误 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47555） | 在执行不可缓存读取操作时，可能报告两次不准确的异常中止操作 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47556） | 在相同的缓存行中出现重复的 CPU 存储指令会造成存储延迟显示 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47557） | 不支持流水线高级粘滞位 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47558） | 未分配的存储器提示指令会生成未定义的异常，而不是作为 NOP 来处理 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47559） | 在 0x68 事件中未计入 MRC 和 MCR 指令。 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47560） | DAP 控制器对 DBGPRSR 或 DBGOSLSR 进行读访问时会生成非预期的未定义异常 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47561） | SO 和 Dev 读取功能的高优先级会造成可缓存的读取传输事务出现 QoS 问题 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47562） | 连续写入流程会造成对相同存储器区域执行的读取操作停滞 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47563） | 二级缓存控制器会通过将偏移设置为 23 来跨 4 KB 边界执行预取操作 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47584） | 即使在禁用数据缓存状态下也可能分配 PLD 指令 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47585） | ISB 指令无法确保启用/禁用跟踪的调试启用访问权限的可视性 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47586） | 对异常中止存储器区域执行推理性可缓存读取操作会清除内部独占监控，从而会导致活锁 | 无计划修复 | X | X | X |
| （赛灵思答复记录 47587） | 无论采用任何奇偶校验启用位设置，都始终会在 BTAC 和 GHB 上报告奇偶校验错误 | 无计划修复 | X | X | X |
| （赛灵思答复记录 51122） | 严格按序写入后执行 LDREX 可能导致处理器死锁 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52031） | 数据缓存维护操作异常中止，随后执行 ISB，期间不执行 DSB，这可能会导致死锁 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52032） | 发生短回路时执行 DMB 可能导致在尝试执行 CP15 广播操作的另一个处理器上发生拒绝服务 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52033） | 禁用 MMU 情况下执行推理性指令预取可能不符合架构要求 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52034） | 发送到不可缓存但可共享的正常存储器区域的写入请求可能被执行两次，这可能导致出现软件同步问题 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52035） | 更新转换项以移动页面映射，可能错误导致发生意外的转换故障 | 无计划修复 | X | X | X |
| （赛灵思答复记录 52036） | CPU 性能监控器事件 0x0A 可能对 LDM PC ^ 指令执行 2 次重复计数 | 无计划修复 | X | X | X |
| （赛灵思答复记录 55018） | 在 LDREX 上可能报告杂散事件 0x63（STREX 已通过） | 无计划修复 | X | X | X |
| （赛灵思答复记录 55325） | 在处理器持续写入的一级缓存行上，相干请求可能导致拒绝服务 | 无计划修复 | X | X | X |
| （赛灵思答复记录 55326） | 页面一级缓存行的最后一行的 branch-to-self 指令可能导致拒绝服务 | 无计划修复 | X | X | X |
| （赛灵思答复记录 55327） | 在读取访问时会更新 CPU 中的 Write Context ID 事件 | 无计划修复 | X | X | X |
| （赛灵思答复记录 55328） | DBGPRSR 粘滞复位状态位会被 CPU 调试复位（而非 CPU 非调试复位）设为 1 | 无计划修复 | X | X | X |
| I2C | |||||
| （赛灵思答复记录 60693） | 快速模式下运行频率超过 384kHz 违反 tLOW; STA 时序要求 | 无计划修复 | X | X | X |
| （赛灵思答复记录 60694） | 快速模式下运行频率超过 384kHz 违反 tBUF; STA 时序要求 | 无计划修复 | X | X | X |
| （赛灵思答复记录 60695） | I2C 反复启动时缺失仲裁 | 无计划修复 | X | X | X |
| （赛灵思答复记录 59366） | 标准模式下运行频率超过 90kHz 违反 tHD; STA 时序要求 | 无计划修复 | X | X | X |
| （赛灵思答复记录 61664） | I2C 主机生成无效的读取传输事务 | 无计划修复 | X | X | X |
| （赛灵思答复记录 61665） | 缺失 I2C 主控制器完成中断 | 无计划修复 | X | X | X |
| （赛灵思答复记录 61861） | 缺失毛刺滤波实现 | 无计划修复 | X | X | X |
注：仅针对于 Z-7020 9921 ESLAB 器件
（赛灵思答复记录 47590）“ADC 的片上电压参考不准确”仅限 Z-7020 9921 ESLAB 器件（最早的样本）受此勘误表项影响。
CES 器件和任何量产器件类型都不受影响。
修订历史：
2014 年 9 月
2014 年 8 月
2014 年 7 月
2013 年 9 月
2013 年 6 月/7 月
2013 年 5 月
2013 年 4 月
2013 年 3 月
2013年2月
2012 年 12 月
2012 年 10 月
| AR# 47916 | |
|---|---|
| 日期 | 02/15/2021 |
| 状态 | 活跃 |
| Type | 设计咨询 |
| 器件 | |