UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47938

有关 14.1 时序分析 Virtex-6 的设计咨询——Tioop/Tiotp 值在分析 OFFSET OUT 和 FROM:TO 约束时有所增加

描述

我在 ISE Design Suite 14.1 中运行时序分析时注意到 Tioop 和 Tiotp 时序延迟增加了。看来时序评分也增加了。 为什么发生该变化?

解决方案


时序延迟增加,包含了 I/O 标准调整延迟,并会影响最后的“时序评分”。IOB 包含 PAD、ILOGIC 和 OLOGIC,所以简单的FF (OFF) 到 PAD 路径包含 Tioop 时序延迟。将 I/O 标准调整添加至两个进程角,并将两个角调节至最小值/最大值,以便大多数输出数据路径都能发现这种延迟增加。 OBUF T -> O 和  OBUF I -> O 相关的数据路径也会发现延迟增加。

时序延迟 Tioop Tioop 受此改变影响不准确,将在 ISE Design Suite 14.2 中加以解决。

时序延迟 Tiotp 已修正,在 14.1 中改变。

这是时序分析软件问题,而非数据表改变。Xilinx 建议重新进行设计计时,确定延时增加是否会影响时序数据。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
40835 Design Advisory for Xilinx Timing Solution Center N/A N/A
34565 有关 Virtex-6 FPGA 设计咨询的主要答复记录 N/A N/A
AR# 47938
日期 05/22/2012
状态 Active
Type 设计咨询
器件
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Virtex-6QL
  • Less
Tools
  • ISE Design Suite - 14.1
的页面