UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50189

Virtex-7 FPGA Gen3 PCI Express v1.1 (PCIe) 集成模块 (ISE 14.1 / Vivado 2012.1) - TX 未使用预设默认值。

描述

发现问题的版本: v1.1
已修复的版本和其它已知问题: 查看 (Xilinx 答复 47441)

在现有核版本中,未使用默认 TX 预设值。该值需手动设置。在默认情况下禁用手动均衡控制,在pcie_3_0_7vx.v 文件中设置 pipe_rxeq_user_en 为 8'h00。

解决方案

这是已知问题,并将在该内核的未来版本中得到修复。

: ''发现问题的版本'' 指首先出现该问题的版本。 该问题可能也出现于较早版本,但未对较早版本进行特定测试。

修订历史记录
05/31/2012——初始版本

AR# 50189
日期 09/10/2013
状态 Active
Type 综合文章
Tools
  • Vivado Design Suite - 2012.1
  • ISE Design Suite - 14.1
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
的页面