UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50359

Vivado IP 流程 - 如何为 Vivado 项目中的 IP 核生成结构仿真模型?

描述

当从 Vivado 项目中的 IP 目录生成 IP 核时,似乎只能生成默认的行为仿真模型,而无法生成结构仿真模型。

如何才能转换成结构模型?

解决方案

目前就如何达到这一目的有如下三个选项:

  • 为 IP 创建一个单独的项目,进行综合并使用 write_verilog 或 write_vhdl 获得内核的结构网表。您可以使用 Vivado 工具中的 Manage IP 流程来生成单独的 IP 核项目。
  • 另一种选项是将 IP 核设置为整个项目的顶层,对它进行综合,并编写 verilog 或 VHDL 文件,然后添加到项目中。这样,您无需创建单独项目或复制原始 IP。
  • 另外,您还可以使用 CORE Generator 以及附加给结构仿真模型的 CORE Generator 项目设置,然后将源文件导入 Vivado 工具。

链接问答记录

相关答复记录

AR# 50359
日期 02/18/2016
状态 Active
Type 综合文章
器件
  • Artix-7
  • Kintex-7
  • Virtex-7
Tools
  • Vivado Design Suite
IP
  • FIFO
的页面