UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50802

7系列--上电后,I/O管脚处于何种状态?

描述

在所有供电线路上电之后、配置之前,I/O管脚处于何种状态?

解决方案

7系列FPGA数据手册声明:

建议上电的顺序为:VCCINT,VCCBRAM,VCCAUX, VCCAUX_IO,然后是VCCO。这样做可以实现最小的电流消耗,以及确保各个I/O在上电后保持三态状态。

7系列的FPGA都包括一个 “PUDC_B”引脚。当“PUDC_B”为低电平时,每个“SelectIO”引脚的内置上拉电阻都被开启。当“PUDC_B”为高电平时,每个“SelectIO” 引脚的内置上拉电阻被关闭。自上电后,此引脚的电平状态一致影响I/O状态,直至配置完成。因此,上电之后,当PUDC为高电平时,I/O管脚一直保持三态。

电源供电线路上电之前,I/O管脚的状态为“未知”。

注意:由于钳位二极管的存在,若I/O在Vcco上电之前进行驱动,则会导致对Vcco供电线路反向偏置。 如需了解更多信息,敬请查看 (Xilinx 答复 45985).

链接问答记录

相关答复记录

AR# 50802
日期 01/07/2014
状态 Active
Type 综合文章
器件
  • Artix-7
  • Kintex-7
  • Virtex-7
的页面