UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51017

有关 Artix-7 GTP 收发器加电/断电的设计咨询

Description

此问答记录将探讨推荐的 7 系列 GTH 收发器加电序列。

解决方案


1.推荐的加电/断电序列:

推荐的 GTP 收发器加电序列为 VCCINT、VMGTAVCC、VMGTAVTT 或 VMGTAVCC、VCCINT、VMGTAVTT,可最大限度地减少电流用量。 推荐的断电序列与加电序列相反,从而最大限度地减少电流用量。

如果未满足推荐的序列要求,VMGTAVTT 电流用量可能在加电和断电期间高于规范数值;

如果 VMGTAVTT 加电早于 VMGTAVCC、和 VMGTAVTT- VMGTAVCC> 150 mV 和 VMGTAVCC < 0.7V,则 V MGTAVTT电流用量在 VMGTAVCC 加电时可能会每收发器提升460 mA。电流用量持续时间最多可达 0.3* TMGTAVCC(从接地电压到 VMGTAVCC 达到 90% 的启动时间)。断电的情况正好相反。

如果 VMGTAVTT加电早于 VCCINT,; ,则 MGTAVTT 电流用量在 VMGTAVCC 加电之前会每收发器提升50 mA。 电流用量持续时间最多可达 0.3* TVCCINT(从接地电压到 VVCCINT 达到 90% 的启动时间)。 断电的情况正好相反。

2. 常见问题解答

1.如果未使用推荐的序列,该如何添加这些额外电流。
对于 GTP 初始工程样品 (ES) 芯片,指使用了 XPE 14.2 版或更新版本。
如果使用了推荐的序列,不会添加额外电流。
如果未使用推荐的序列,将在 XPE 编号顶部添加所述的额外电流。

2. 同时加电:是否可以对 VMGTAVCC 和 VMGTAVTT 或 VCCINT 和 VMGTAVTT 两者同时加电或者对这三者同时加电?额外电流用量是否仍适用?
加电时,如 VMGTAVCC < 0.7V (图中的时间 T1)而 VMGTAVTT - V MGTAVCC <= 150 mV,则没有额外电流用量。加电时,如 V MGTAVCC >= 0.7V(图中的时间 T1),则不管V MGTAVTT 值是什么都不会有额外电流用量。

加电时,如 VMGTAVCC < 0.7V (图中的时间 T1)而 VMGTAVTT - V CCINT <= 150 mV,则没有额外电流用量。 加电时,如 V CCINT >= 0.7V(图中的时间 T1),则不管V MGTAVTT 值是什么都不会有额外电流用量。
如果不能达到这种情况,则应考虑额外电流。  

3. VMGTAVTT 上的额外电流在没有遵循 VMGTAVTT 与 VMGTAVCC 和 VMGTAVTT 与 VCCINT 序列的情况下是否会累积?
电源电流累积增加。 如果两种情况同时出现,在 VMGTAVTT 上的总额外电流为 510 mA (460 mA + 50 mA)

4. 额外电流有什么影响?何时会出现额外电流?
只有加电/断电坡度启动时才会出现额外电流。 一旦 GTP 收发器加电运行,就不会有影响。

5. 推荐加电序列有哪些关键事项需要注意,从而避免额外电流用量?
VMGTAVTT 必须最后加电。VMGTAVCC 和 VCCINT 必须在 VMGTAVTT 之前进行加电,但此二者之间的顺序没有具体规定。VMGTAVCCAUX 没有推荐的顺序。相关标准可确保满足推荐序列要求且不耗电。

修订历史
08/22/2012 - 新增 FAQ 部分
07/26/2012 - 初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
47852 7 Series FPGAs GTP Transceivers - Known Issues and Answer Record List N/A N/A
51456 Design Advisory Master Answer Record for Artix-7 FPGA N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
51192 Artix-7 FPGA Initial Engineering Sample (IES) - Known Issues Master Answer Record N/A N/A
AR# 51017
创建日期 07/26/2012
Last Updated 08/23/2012
状态 Active
Type 设计咨询
器件
  • Artix-7