UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

的页面

AR# 51139

VC707 UG885 (v1.0) – FPGA 到 LCD 报头的连接

Description

用于 VC707 评估板的 Virtex-7 FPGA 用户指南 v1.0 (UG885),第 44 页的表 1-23 列出了 FPGA 到 LCD 报头的连接。FPGA 引脚 AR42 被列出了两次。

用于此套件的准确 FPGA 到 LCD 报头连接是什么?

解决方案

LCD_RW_LS 关联于引脚 AR42。

LCD_DB4_LS 关联于引脚 AT42。

UG885 的表 1-23 应如下读取:

这已在用于 v1.1 VC707 评估板的 Virtex-7 FPGA 用户指南中进行更新 (UG885)。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
45382 Virtex-7 FPGA VC707 Evaluation Kit - Known Issues and Release Notes Master Answer Record N/A N/A
AR# 51139
日期 10/14/2013
状态 Active
Type 综合文章
Boards & Kits
  • Virtex-7 FPGA VC707 Evaluation Kit