AR# 51381

用于 PCI Express v1.4 的 7 系列集成模块 - 示例设计中的 UCF 针对 125 MHz 时钟具有 TIG 约束,即使在 Gen1 模式下也如此。

描述

找到的版本: v1.4
已解决的版本和其它已知问题: 查看 (Xilinx 答复 40469)

在 Gen1 模式中生成用于 PCI Express v1.4 内核的 7 系列集成模块时,所生成的约束文件针对 125 MHz 时钟具有 TIG 约束,如下所示:

NET "ext_clk.pipe_clock_i/clk_125mhz" TIG;

解决方案

这是已知问题,并将在该内核的未来版本中得到修复。对于 Gen1 配置而言,应该删除 TIG。

修改历史
09/06/2012 - 第一版

注意: ''找到的版本''指首先出现该问题的版本。 该问题可能也出现于较早版本,但未对较早版本进行特定测试。

链接问答记录

主要问答记录

AR# 51381
日期 09/09/2013
状态 Active
Type 综合文章
IP