UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51577

AXI DMA - 为什么我的传输被限制为似乎任意的长度?

Description

我尝试用 AXI DMA 传输大数据包流到存储器。

我根据内核的产品指南建议设置内核(即 FIFO 深度、突入长度和发送限制),但超过一定限度的传输则总线上不会有任何活动。

Why is this happening? 我该怎么解决这个问题?

解决方案

无论名字是什么,C_SG_LENGTH_WIDTH 参数定义的是 Scatter Gather Register Direct 两个模式下 LENGTH 寄存器的宽度。

 

如果您在 Register Direct 模式下要进行大规模传输,那么默认的 C_SG_LENGTH_WIDTH 参数可能太小了,不能支持您所希望的传输长度(即便您使用用于 LENGTH 寄存器的表面上看来是合法值也不行)。

 

要确保正确设置这个参数。

AR# 51577
创建日期 08/31/2012
Last Updated 10/02/2014
状态 Active
Type 综合文章
IP
  • AXI DMA Controller