UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51620

面向高速串行收发器的设计咨询

描述

针对一般设计过程出现的重大问题创建设计咨询答复记录,精选后用于 Xilinx 提醒通知系统。

解决方案

设计咨询答复记录讨论与当前设计相关的全新问题。

用户可通过注册 Xilinx 提醒通知系统中的特定芯片系列了解 HSSIO 相关设计咨询。

如欲更新您的 Xilinx 提醒通知优先项,敬请访问http://china.xilinx.com/support/myalerts

设计咨询主答复记录


(Xilinx 答复 61930) 有关 Virtex UltraScale FPGA 设计咨询的主要答复记录
(Xilinx 答复 51456) 有关 Artix-7 FPGA 设计咨询的主要答复记录
(Xilinx 答复 42944) 有关 Virtex-7 FPGA 设计咨询的主要答复记录
(Xilinx 答复 42946) 有关 Kintex-7 FPGA 设计咨询的主要答复记录
(Xilinx 答复 34856) 有关 Spartan-6 FPGA 设计咨询的主要答复记录
(Xilinx 答复 34565) 有关 Virtex-6 FPGA 设计咨询的主要答复记录

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
37181 Xilinx 高速串行 I/O 解决方案中心 N/A N/A
AR# 51620
日期 09/24/2015
状态 Active
Type 设计咨询
器件
  • Artix-7
  • Kintex-7
  • Spartan-6
  • More
  • Virtex-6
  • Virtex-7
  • Virtex UltraScale
  • Less
的页面