AR# 51739

14.3 - XPS - XPS compiler fails with with Simulink pcore on Zynq

描述

EDK project do not compile a Pcore AXI-bus generate with Simulink model
-------------------------------
This is from the Error Message
------------------------------
ERROR:HDLCompiler:1318 - "./EDK/pcores/model_axiw_v1_00_a/hdl/vhdl/model_axiw.vhd" Line 67: Left bound value <11> of slice is out of range [7:0] of array <s_axi_arid>
ERROR:EDK - xst: unknown error occurred.
ERROR:EDK:546 - Aborting XST flow execution!

解决方案


此处的问题就在于通过 Sysgen 生成的处理器内核,会生成显式设置 id_width 参数的 HDL 代码。

如果要解决此问题,请在过程目录中打开 <ip_name>_axiw.vhd,如下所示:

pcores\<ip_name>_axiw_v1_00_a\hdl\vhdl\<ip_name>_axiw.vhd

注释掉顶级实体,以及来自 HDL 的映射。 如需参考,敬请参见随附的 testpcoremdl_axiw.vhd 文件。在随附的示例中,已完成了对如下行的操作:

37 -> 61 和 223 -> 238。

在完成该操作后,请重新扫描用户库:

refresh.png
refresh.png


IP 核应该能够通过这些工具验证,而不会出现问题




testpcoremdl_axiw.vhd
AR# 51739
日期 11/27/2012
状态 Active
Type 综合文章
Tools