UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51808

Vivado - 我如何编写 Vivado IDE 源文件列表(Verilog、VHDL、网表等)?

Description

我想编写一份添加到 Vivado 项目中的源文件列表。 应该如何实现?

解决方案


您可使用 Tcl 控制台中的 get_files 命令:

% get_files

如果您想要特定的类型,那么可使用:

% get_files -filter {FILE_TYPE == Verilog}

如果您还希望知道在 Source Set 中到底有哪些源文件,则可使用以下命令:

% get_files -of_objects [get_filesets sources_1]
AR# 51808
创建日期 09/13/2012
Last Updated 09/13/2012
状态 Active
Type 综合文章
Tools
  • Vivado