UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52015

Zynq-7000 AP SoC、SPI/Quad-SPI - Quad-SPI 寄存器 LPBK_DLY_ADJ 必须手动置 0

描述

当 Quad-SPI I/O 接口使用内部回送时钟时,qspi.LPBK_DLY_ADJ[4:0] 寄存器的值必须设置为 0。 该字段必须由 FSBL 或用户应用程序明确设定。

解决方案

}影响:轻微
应对措施:当它作为启动设备时。
受影响的配置: 使用 Quad-SPI 接口,但不在 Quad-SPI 模式下启动的系统。
受影响的器件修订版本:参考 (Xilinx 答复 47916) - Zynq-7000 设计咨询主答复记录

 

AR# 52015
日期 10/25/2012
状态 Active
Type 设计咨询
器件
  • Zynq-7000
的页面