AR# 54448

LogiCORE IP AXI Video Direct Memory Access - Vivado 2013.1 和更高版本工具的发布说明和已知问题

描述

本答案记录不仅包含 AXI 视频直接内存访问内核的版本说明及已知问题,而且还包括以下内容:

  • 通用信息
  • 已知和已解决的问题
  • 修订历史

发布说明和已知问题答复记录面向在 Vivado 2013.1 和更新工具版 中生成的核。

敬请参考XTP025 -面向已知问题日志和 ISE 技术支持信息的 IP 版本说明指南

AXI Video Direct Memory Access LogiCORE IP:

https://china.xilinx.com/content/xilinx/zh/products/intellectual-property/axi_video_dma.html

解决方案

概述

支持的器件可在以下位置找到:

如欲查看新特性列表和所有版本添加的器件支持,请参见 Vivado 设计工具中提供该核的 Change Log 文件。

Linux 驱动 - Xilinx Wiki

版本表

此表将内核版本关联至首个包含该表的 Vivado 设计工具发布版本。

内核
版本
Vivado 工具
版本
IP 变更日志IP 补丁独立软件驱动补丁
v6.3 (Rev. 8)2019.2(Xilinx Answer 72923)
v6.3 (Rev. 7)2019.1(Xilinx Answer 72242)
v6.3 (Rev. 6)2018.3(Xilinx Answer 71806)
v6.3 (Rev. 5)2018.2(Xilinx Answer 71212)
v6.3 (Rev. 4)2018.1(Xilinx Answer 70699)
v6.3 (Rev. 3)2017.4(Xilinx Answer 70386)
v6.3 (Rev. 2)2017.3(Xilinx Answer 69903)
v6.3 (Rev. 1)2017.2(Xilinx Answer 69326)
v6.32017.1(Xilinx Answer 69055)
v6.2 (Rev. 10)2016.4(Xilinx 答复 68369)
v6.2 (Rev. 9)
2016.3(Xilinx 答复 68021)
v6.2 (Rev. 8)
2016.2(Xilinx 答复 67345)
v6.2 (Rev. 7)
2016.1(Xilinx 答复 66930)
v6.2 (Rev. 6)2015.4(Xilinx Answer 66930)
v6.2 (Rev. 5)2015.3
v6.2 (Rev. 4)2015.2
v6.2 (Rev. 3)2015.1
v6.2 (Rev. 2)2014.3
v6.2 (Rev. 1)2014.2
v6.22014.1
v6.1 (Rev. 1)2013.4
v6.12013.3
v6.0 (Rev 1)2013.2
v6.02013.1


通用指南

下表提供的答复记录可为使用 LogiCORE AXI 视频直接内存访问内核提供一般性指南。

答复记录标题
(Xilinx Answer 72543)我应该什么时候使用 VDMA,什么时候使用视频帧缓冲区?
(Xilinx Answer 70221)VDMA 的吞吐量限制是什么?
(Xilinx Answer 66493)如何在帧结束时获得中断?
(Xilinx Answer 60895)如果 AXI4-Stream 的写入 (S2MM) 和读取 (MM2S) 位宽不同,VDMA 如何打包和解包数据?
(Xilinx Answer 59413)临时 AXI Lite 故障
(Xilinx Answer 58158)当在无处理器的 IPI 系统中使用时,内核不传输数据
(Xilinx Answer 56989)失败:行为模型不支持内建的 FIFO 配置
(Xilinx Answer 54878)吞吐量/带宽限制
(Xilinx Answer 55218)输出视频的水平剪切/位移
(Xilinx Answer 55221)低帧速率/不断改变方向的视频
(Xilinx Answer 54934)节流、帧大小错误 (SOF) 和/或意外的 TKEEP 行为
(Xilinx Answer 53281)处理 FSYNC 的建议


已知和已解决的问题

下表提供  AXI Video Direct Memory Access 核的已知问题,起于 Vivado 2013.1 工具中初始推出的 v6.0。

注:“发现问题的版本”栏列出了首次发现问题的版本。

该问题可能也出现于较早版本,但未对较早版本进行特定测试。

答复记录标题版本
Found
版本
已解决
(Xilinx Answer 71984)在异步模式下,7 系列器件的设计无法满足使用 VDMA 定时的需求v6.3 (Rev. 2)v6.3 (Rev. 7)
(Xilinx Answer 56623)在我的 IP Integrator 设计中,S2MM_TREADY 处于去断言状态v6.0 (Rev. 1)v6.1
(Xilinx Answer 55183)针对防御等级和/或低功耗器件的综合后网表仿真错误v6.0v6.0 (Rev. 1)

请寻求技术支持: Video Board。Xilinx 论坛是提供技术支持的重要资源。

整个 Xilinx 用户社区都可在这里提供帮助,您可提出问题并与 Xilinx 专家合作,以获得您需要的解决方案。

修订历史
12/10/2019新增 v6.3 (Rev. 8) (Xilinx Answer 72923) 至版本表
07/16/2019新增 (Xilinx Answer 72543)
05/20/2019版本表新增 v6.3 (Rev. 7)
02/01/2019新增(Xilinx Answer 71984) 至已知好人已解决的问题表
01/4/2019版本表新增 v6.3 (Rev. 4)、v6.3 (Rev. 5)、 v6.3 (Rev. 6)。
01/12/2018新增 v6.2 (Rev. 3)、 v6.2 (Rev. 4)、 v6.2 (Rev. 5)、 v6.2 (Rev. 6)、 v6.2 (Rev. 7)、v6.2 (Rev. 8)、v6.3、v6.3 (Rev. 1)、 v6.3 (Rev. 2)、 v6.3 (Rev. 3) 至版本表。
新增 (Xilinx Answer 70221)
01/29/2016新增 (Xilinx Answer 66493)
09/09/2014版本表中新增 v6.2 (Rev. 2)。新增 (Xilinx Answer 59413)
08/18/2014版本表新增 v6.1 (Rev. 1)、v6.2 和 v6.2 (Rev. 1)。新增 (Xilinx Answer 60895)
10/28/2013新增 (Xilinx Answer 58158)
10/23/2013版本表中新增 v6.1 。
04/03/2013初始版本。

 

链接问答记录

子答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
55183 LogiCORE IP AXI Video Direct Memory Access v6.0 - Post-synthesis netlist simulation errors targeting defense grade or low power devices N/A N/A
54878 LogiCORE IP AXI Video Direct Memory Access - Throughput/Bandwidth Limitations N/A N/A
55218 LogiCORE IP AXI Video Direct Memory Access - Horizontal shear/shift in output video N/A N/A
55221 LogiCORE IP AXI Video Direct Memory Access - Low frame rate/choppy video N/A N/A
53281 LogiCORE IP AXI Video Direct Memory Access - Recommendations for handling FSYNC N/A N/A
56623 LogiCORE IP AXI Video Direct Memory Access v6.0 - S2MM_TREADY stays deasserted in my IPI design N/A N/A
56989 LogiCORE IP AXI Video Direct Memory Access v6.0 - "FAILURE : Behavioral models do not support built-in FIFO configurations" N/A N/A
58158 LogiCORE IP AXI Video Direct Memory Access - Core not transferring data when used in a processor-less IPI system N/A N/A
60895 LogiCORE IP AXI Video Direct Memory Access - How does the VDMA pack and unpack data if the AXI4-Stream write (S2MM) and read (MM2S) are different widths? N/A N/A
59413 LogiCORE IP AXI Video Direct Memory Access - Occasional AXI Lite failures N/A N/A
66493 LogiCORE IP AXI Video Direct Memory Access v6.2 - How to get an interrupt at the end of the frame? N/A N/A
70221 LogiCORE IP AXI Video Direct Memory Access v6.3 - What are the throughput limitations of the VDMA? N/A N/A
71984 AXI VDMA v6.3 - Design on a 7 Series device fails to meet timing with a VDMA in asynchronous mode N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
47654 AXI Video Direct Memory Access (VDMA) - Release Notes and Known Issues N/A N/A
61625 Video IP Example Design Landing Page N/A N/A
AR# 54448
日期 02/13/2020
状态 Active
Type 版本说明
Tools
IP