UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54879

2012.4 Vivado — edif 网络列表上的保持信号被解读为 mark_debug

Description

如果我将 .edf 引入 Vivado 工具并在网络上提供保持属性,在经过综合后的设计被 Vivado 打开时,那些网络会为其添加 mark_debug 及保存属性,而非保持属性。

解决方案

当有关 HDL 中信号的保持属性被 Vivado 综合工具综合,保持属性就会传播至与这些信号相连的实体中,并在 .edf 中与信号本身脱离(在 2013.1 版本中,有关信号本身的保持属性会变成 rtl_keep 属性)。 然而,XST 和 Synplify 可能仍然有一些流程,会将保持属性放在 .edf 中的该网络自身中,然后这些属性将在 Vivado 中被理解为 mark_debug 属性。

解决方法是将保持属性改成 HDL 中的保存属性 。

AR# 54879
创建日期 03/12/2013
Last Updated 08/04/2013
状态 Active
Type 综合文章
器件
  • FPGA 器件系列
Tools
  • Vivado Design Suite