UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

的页面

AR# 54912

Block Mem Generator v7.3 – Block RAM 需要多少个时钟周期断言读取端口启用信号 (ENB),以读取正确的输出值

Description

我需要多少个时钟周期来断言 ENB,以读取一组数据 (n)。

我发现最后一次从内核读取的数据不正确。

解决方案

ENB 信号的断言取决于内核时延。

基于所需的时延来断言内核正常运转的启用信号。


SDP 配置中的块存储器生成器的最小时延为 1 个时钟周期。


在读取一组数据 (n) 时,您需要 (n+1) 个时钟周期来断言启用信号 ENB。


原语输出寄存器和内核输出寄存器是内核中的可选功能。 

如果您要在内核 GUI 中启用这些功能,随后通过启用的原语和输出寄存器来读取所有 (n) 数据,则需要 (n+3) 个时钟周期来断言端口 B 和启用 ENB。

通过下面的方程式,您可以算出在读取一组数据 (n) 时,您需要多少个时钟周期来断言 ENB。


ENB 断言时钟周期 =  n 数据 +(原语输出寄存器(可选)+ 内核输出寄存器(可选)+ 1)时延


AR# 54912
日期 11/21/2014
状态 Active
Type 综合文章
器件
  • FPGA Device Families
Tools
  • ISE Design Suite
  • Vivado Design Suite
IP
  • Block Memory Generator