AR# 56228

MIG 7 系列 RLDRAM II / 3 - "错误:当在批处理模式下生成 MIG IP 时出现 [Place 30-109]"

描述

发现问题的版本:v1.9.a
解决问题的版本: 敬请参见 (Xilinx 答复 54025)

当在批处理模式下生成 MIG 7 系列 RLDRAM v1.9.a 设计时,在实现过程中会出现如下错误消息:

错误:[Place 30-109] 下面的 IOB 已被约束至(LOC 约束) I/O bank 33。
需要一个来自相同 I/O bank 中 VREF 引脚的电压参考电源。
下面的 VREF 引脚目前已被锁定,无法用于提供所需的参考电压
IO 标准:SioStd: SSTL12     VREF = 0.6 Termination: 0  TermDir:  In   Bank: 33 Placed GClock :
     所放置的 IOB 列表:
        Term: clk_ref_i

被占用的 VREF 列表:
        VREF 引脚:W8 被 term: rldiii_a 占用[12]
        VREF 引脚:AE11 被 term: rldiii_a[2] 占用

解决方案

这是有效的错误消息,因为当 External Vref 被使用时,引脚不能放置在 VREF 引脚上。只有在批处理模式下生成 MIG IP 时才会出现这种情况。

为了解决这个问题,您可以更正管脚输出错误,然后再在 MIG 批处理或 GUI 模式中重新生成。

Revision History
06/19/2013 - Initial release

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54025 MIG 7 Series - IP Release Notes and Known Issues for Vivado N/A N/A
AR# 56228
日期 10/28/2013
状态 Active
Type 已知问题
器件
IP