UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 56324

面向 Virtex-7 FPGA VC709 评估套件的设计咨询主答复记录

描述

针对一般设计过程中遇到的重要问题创建设计咨询答复记录,精选后放入 Xilinx 提示通知系统:http://china.xilinx.com/support/myalerts

设计咨询涵盖 Kintex-7 FPGA KC709 评估套件的方方面面,其中包括与套件配套提供的参考设计相关的关键问题。

解决方案

(Xilinx Answer 42944) - Design Advisory Master Answer Record for Virtex-7 FPGA
(Xilinx Answer 53420) - Design Advisory for MIG 7 Series DDR3/DDR2 - Required calibration patch for v1.7 and v1.8
(Xilinx 答复 59167) - 面向 MIG 7 系列 DDR3 的答复记录 - DIMM 接口的数据速率规范变更以及元件接口的数据速率咨询

修订历史
6/3/2014 - 更新 59167
6/17/2013 - 答复记录 42944、 53420 的初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
43987 Xilinx 开发板与套件解决方案中心 - 设计咨询 N/A N/A

子答复记录

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
51901 Virtex-7 FPGA VC709 连接套件 — 已知问题与版本说明的主要答复记录 N/A N/A
AR# 56324
日期 06/05/2014
状态 Active
Type 综合文章
Boards & Kits
的页面