UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 58747

JESD204 v5.1 IP - 在某些条件下,未正确断言 Rx TVALID

描述

对于子类 1 操作,JESD204B 要求生成 SYSREF 信号。

周期性 SYSREF 有效,但是,如果满足以下所有条件时,该内核在正确同步链接后不会维持 TVALID:

  • SYSREF 周期等于多帧大小
    并且
  • 子类设置为 1
    并且
  • RX_BUFFER_DELAY 设置为 0
    并且
  • SYSREF_ALWAYS 设置为 1

解决方案

对于周期性 SYSREF 信号,周期必须大于链接上正在使用的多帧大小。

如果 SYSREF 周期必须与 LMFC 周期匹配,则在 RX_BUFFER_DELAY 中设置非零值也能解决问题。

请注意这也是 JESD204 内核的要求,即 SYSREF 周期应为 4 字节时钟的倍数,因为该内核在 4 字节的数据路径上操作。

修订历史记录
01/07/2014——初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54480 LogiCORE IP JESD204 - Release Notes and Known Issues for Vivado 2013.1 and newer tools N/A N/A
AR# 58747
日期 08/20/2014
状态 Active
Type 综合文章
器件 More Less
Tools
IP
的页面