UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 59625

MIG UltraScale — 设计方法检查清单

描述

MIG 设计检查清单是一款工具,可为客户完成每一步 MIG 设计提供帮助。  

该检查清单收集对实现成功 MIG 工作非常重要的信息,特别是在最高支持数据速率下。  

它包含内核定义与生成、引脚、时钟,以及电路板规划、仿真、设计流程及硬件调试等信息。  

Xilinx 网站上有大量对设计和调试存储器接口都很实用的资源和文档。   

该电子数据表可根据设计流程,收集 MIG 用户需要了解并将其指向实用文档和/或资源的一切。  

检查清单以 Excel 电子数据表形式提供,根据此前所列类别分为不同的工作表。  

每行项目都提供用户使用 MIG 需要了解的详细信息,在这里可了解更多详情,检查该项目是否已经查看,之后要标注相关问题或项目的注释,以便后续查看。

解决方案

这里下载该电子数据表,并在 MIG UltraScale 内核的定义、电路板布局以及设计调试的整个过程中使用。  

确保在打开该电子数据表后启用宏命令。

修订历史:

09/25/2014 更新将 URL 路径增加至数据表中
06/04/2014 2014.2 更新,并新增 QDR 和 RLDRAM 内容
03/15/2014 ——初始版本

 

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 59625
日期 11/11/2016
状态 Active
Type 综合文章
器件
  • Kintex UltraScale
  • Virtex UltraScale
IP
  • MIG UltraScale
的页面