UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61875

面向基于 QPLL 的 7 系列 FPGA GTX/GTH 的设计咨询:配置完成后最少 500ns 的时间内不能启用 QPLLPD

描述

对基于 QPLL 的 7 系列 GTX/GTH 设计而言,在配置完成后至少 500ns 的时间内 QPLLPD不能设置为 HIGH。
 

这一最新要求与 GT[TX/RX]RESET 的已记录要求相同。
 
当 QPLL 被选定为时钟源时,Vivado 2014.2 7 系列串行收发器向导在实例设计中生成一个QPLLPD 逻辑。
 
不应使用这个逻辑。 

解决方案

对收发器进行复位或初始化时不需要 QPLL 断电(QPLLPD

如果需要 QPLLPD 来节电,可在收发器初始化成功完成后对 QPLL 进行断电。

(配置完成的最短等待时间是 500ns)。
 
QPLLPD 逻辑将从 Vivado 2014.3 中删除,最新要求将记录在收发器用户指南 UG476 中。
 
如果 QPLL 未作为收发器的 PLL 时钟源来使用或选择,那么 QPLLPD 会被默认连接到 1'b1。
 
CPLLPD 没有这个要求。 
 
AR# 61875
日期 09/26/2014
状态 Active
Type 设计咨询
器件 More Less
Tools
IP
Boards & Kits
的页面