UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63178

MIG 7 系列 - DDR3 – 采用 2:1 控制器进行仿真时,地址/命令总线上出现小故障

描述

发现问题的版本:MIG 7 系列 v2.3
解决问题的版本:参见(Xilinx 答复 54025)


仿真 2:1 控制器时,ddr3_reset_n 走高前会在地址和命令总线上出现两个 X 小故障。  

该问题仅针对于 2:1 模式,采用类似设置的 4:1 内核不会出现这个问题。

migxxx.PNG



migxxxx.PNG






解决方案

这些小故障可以安全忽略,它们不会违反 DDR3 规范的要求:

加电(建议 RESET# 保持低于 0.2 x VDD;所有其它输入可以是未定义的)。

RESET# 需要至少保持 200us,且配合稳定的供电。
 

修订历史
01/19/2014 - 初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54025 MIG 7 Series - IP Release Notes and Known Issues for Vivado N/A N/A
AR# 63178
日期 02/03/2015
状态 Active
Type 已知问题
器件
IP
的页面