2. 技术支持
  3. AR 6425X
  4. AR# 64258: Zynq-7000 SoC、PS DDRC — 启用 ECC 时，CHE_CORR_ECC_ADDR_REG_OFFSET 寄存器可能会报告错误的列地址

AR# 64258

|

Zynq-7000 SoC、PS DDRC — 启用 ECC 时，CHE_CORR_ECC_ADDR_REG_OFFSET 寄存器可能会报告错误的列地址

描述

在 Zynq-7000 中，ddrc.CHE_CORR_ECC_ADDR_REG_OFFSET 和 ddrc.CHE_UNCORR_ECC_ADDR_REG_OFFSET 寄存器可报告从 DRAM 器件收到的可校正及不可校正数据的行、库及地址偏移。

启用 ECC 时，ddrc.CHE_CORR_ECC_ADDR_REG_OFFSET [CORR_ECC_LOG_COL] 和 ddrc.CHE_UNCORR_ECC_ADDR_REG_OFFSET[UNCORR_ECC_LOG_COL] 域可能不会在所接受的数据字段中根据错误位元位置适当更新列地址。 

例如，控制器未正确报告以下进入列地址的顺序结果：

AXI Addr -> Expected Reported Address : Actual Reported Address
0x100000 -> row: 0x40, bank:0x0, col 0x0 row : 0x40, bank:0x0, col 0x0
0x100002 -> row: 0x40, bank:0x0, col 0x1 row : 0x40, bank:0x0, col 0x1
0x100004 -> row: 0x40, bank:0x0, col 0x2 row : 0x40, bank:0x0, col 0x0
0x100006 -> row: 0x40, bank:0x0, col 0x3 row : 0x40, bank:0x0, col 0x1
0x100008 -> row: 0x40, bank:0x0, col 0x4 row : 0x40, bank:0x0, col 0x2
0x10000a -> row: 0x40, bank:0x0, col 0x5 row : 0x40, bank:0x0, col 0x3
0x10000c -> row: 0x40, bank:0x0, col 0x6 row : 0x40, bank:0x0, col 0x4
0x10000e -> row: 0x40, bank:0x0, col 0x7 row : 0x40, bank:0x0, col 0x5

注意：在以上情况下，每个上述地址的 DRAM 位置都有一个位元 ECC 错误。

解决方案

影响：很小。
解决方法：:无. 列地址不可恢复，只有行和库地址是正确的。
受影响的配置： 使用 DDR 存储器的系统，就得使用 ECC。
受影响的器件修订版本：参考 (Xilinx 答复 47916) Zynq-7000 设计咨询主答复记录。


链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
47916 Zynq-7000 AP SoC 器件：芯片修订差异 N/A N/A
AR# 64258
日期 05/28/2018
状态 Active
Type 设计咨询
器件
People Also Viewed